[發明專利]半導體器件及其制造方法

在審

• 申請號: 201310044705.9
• 申請日: 2013-02-05
• 公開（公告）號: CN103247672A
• 公開（公告）日: 2013-08-14
• 發明（設計）人: 富松孝宏
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L29/51
• 分類號: H01L29/51;H01L29/78;H01L21/8238;H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 申發振

本公開涉及半導體器件及其制造方法。在半導體襯底上，形成包含間層、HfON膜和HfSiON膜的柵極絕緣膜。然后，在HfSiON膜上，形成含Al膜和掩模層。隨后，從n溝道MISFET形成區選擇性去除掩模層和含Al膜。然后，在n溝道MISFET形成區中的HfSiON膜上形成含稀土元素膜。進行熱處理以在n溝道MISFET形成區中導致HfON膜和HfSiON膜中的每一個與含稀土元素膜之間的反應并在p溝道MISFET形成區中導致HfON膜和HfSiON膜中的每一個與含Al膜之間的反應。之后，去除未反應的含稀土元素膜和掩模層，然后形成金屬柵電極。

相關申請的交叉引用

在此通過引用并入在2012年2月10提交的日本專利申請No.2012-027720的包括說明書、附圖和摘要的全部公開內容。

技術領域

本發明涉及半導體器件及其制造方法，特別是涉及在應用于包括具有高介電常數柵極絕緣膜和金屬柵電極的MISFET的半導體器件時有效的技術及其制造方法。

背景技術

通過在半導體襯底上形成柵極絕緣膜，在柵極絕緣膜上形成柵電極，并通過離子注入等形成源/漏區，可以形成MISFET(金屬絕緣體半導體場效應晶體管)。對于柵電極，通常使用多晶硅膜。

不過，近年來，隨著MISFET元件的尺寸已經下降，柵極絕緣膜已經逐漸變薄，并且將多晶硅膜用作柵電極時柵電極的耗盡的影響不能再被忽視。因而，存在使用金屬柵電極作為柵電極以抑制柵電極的耗盡現象的技術。

當柵極絕緣膜由于MISFET元件的尺寸下降以及薄的氧化硅膜用作柵極絕緣膜而逐漸變薄時，在MISFET的溝道部分與其柵電極之間，電子和空穴隧穿由氧化硅膜形成的阻擋層。結果，產生所謂的隧穿電流而不期望地增加柵極泄漏電流。因而，存在如下的技術：其使用具有高于氧化硅膜的介電常數的介電常數的材料（高介電常數膜）來增加物理膜厚并由此減少相同電容情況下的泄漏電流。

日本待審專利公開No.2010-287752(專利文件1)公開了使用含鉿材料作為高k膜的技術。

[相關專利文件]

[專利文件]

[專利文件1]

日本待審專利公開No.2010-287752

發明內容

作為進行研究的結果，本發明人已經做出了如下發現。

作為用于柵極絕緣膜的高介電常數膜(High-k膜)，基于Hf的柵極絕緣膜（其為含Hf的高介電常數膜）是極佳的。但是，當使用基于Hf的柵極絕緣膜時，為了保證半導體器件中的晶體管的每個增強的性能及其可靠性，重要的是控制氮到IL(中間層)/高k界面中的擴散(其中IL是用于改進高k柵極絕緣膜與Si襯底之間界面的特性的SiO2膜)。因此，必須改進形成基于Hf的柵極絕緣膜的步驟和配置。

本發明的一個目的是提供一種技術，其能夠增強半導體器件的性能，以及改進其可靠性。

從本說明書中的陳述和附圖，本發明的上述目的和其他目的及新穎特征將變得明了。

以上是本申請中公開的發明的代表性方面的概要的簡述。

根據代表性實施例的半導體器件包括含鉿、氧、氮和硅的基于Hf的柵極絕緣膜。硅在基于Hf的柵極絕緣膜的厚度方向上的濃度分布在其上部高于在其下部。

根據代表性實施例的半導體器件的制造方法使用層合膜，該層合膜包括HfON膜和層疊于其上的HfSiON膜以形成高介電常數柵極絕緣膜。

以下是本申請中公開的發明的代表性方面所能夠獲得的效果的簡述。

根據代表性實施例，可以改進半導體器件的性能。