[發明專利]插塞的形成方法

有效

• 申請號: 201310044553.2
• 申請日: 2013-02-01
• 公開（公告）號: CN103972154B
• 公開（公告）日: 2017-04-05
• 發明（設計）人: 黃敬勇;韓秋華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

1.一種插塞的形成方法，其步驟包括：

提供半導體襯底，所述半導體襯底上形成有柵極和金屬線，所述柵極兩側的半導體襯底中形成有源極和漏極；

在所述半導體襯底上以及所述柵極和金屬線的表面形成第一介質層；

進行第一步刻蝕形成第一連接孔，所述第一連接孔暴露出所述源極和漏極；

在所述第一連接孔中形成第一插塞；

在所述第一介質層以及第一插塞上形成第二介質層；

進行第二步刻蝕形成第二連接孔，所述第二連接孔暴露出所述第一介質層；

進行第三步刻蝕形成第三連接孔，所述第三連接孔暴露出所述金屬線、柵極以及第一插塞；

在所述第三連接孔中形成第二插塞。

2.如權利要求1所述的插塞的形成方法，其特征在于：在所述第一介質層以及第一插塞上形成第二介質層之前，在所述第一介質層以及第一插塞上形成第一阻擋層。

3.如權利要求2所述的插塞的形成方法，其特征在于：所述第一阻擋層的材質為氮化硅。

4.如權利要求5所述的插塞的形成方法，其特征在于：所述第一阻擋層的厚度范圍是120埃~180埃。

5.如權利要求1所述的插塞的形成方法，其特征在于：所述半導體襯底中形成有淺溝道隔離層，所述金屬線形成于淺溝道隔離層上。

6.如權利要求1所述的插塞的形成方法，其特征在于：所述柵極和金屬線的兩側以及所述半導體襯底表面形成有隔離物。

7.如權利要求6所述的插塞的形成方法，其特征在于：所述隔離物包括依次形成的氧化硅層和氮化硅層。

8.如權利要求1所述的插塞的形成方法，其特征在于：在所述第一連接孔中形成第一插塞之前，在所述第一連接孔暴露出的所述源極和漏極表面形成接觸層。

9.如權利要求8所述的插塞的形成方法，其特征在于：所述接觸層的材質為硅化鈦。

10.如權利要求1所述的插塞的形成方法，其特征在于：所述金屬線和所述柵極的材質均為多晶硅。

11.如權利要求1所述的插塞的形成方法，其特征在于：所述第一介質層以及所述第二介質層的材質均為氧化硅。

12.如權利要求1所述的插塞的形成方法，其特征在于：所述第一插塞以及所述第二插塞的材質均為鎢。

13.如權利要求1所述的插塞的形成方法，其特征在于：所述第一步刻蝕、第二步刻蝕以及第三步刻蝕工藝采用CF₄、C₄F₆、C₂H₂、Ar以及O₂氣體進行刻蝕。