[發明專利]半導體存儲器器件及其制造方法

無效

• 申請號: 201310043672.6
• 申請日: 2013-02-04
• 公開（公告）號: CN103594474A
• 公開（公告）日: 2014-02-19
• 發明（設計）人: 李閏敬;安正烈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

1.一種半導體存儲器器件，包括：

半導體襯底，其中交替限定了有源區和隔離區，且在與所述有源區和所述隔離區相交的方向上限定了支持區；

第一溝槽，形成在所述隔離區中；

第二溝槽，形成在所述有源區和所述隔離區中的第一溝槽之下；以及

支持層，形成在所述支持區中的第一溝槽之下。

2.如權利要求1所述的半導體存儲器器件，其中，所述支持層由所述半導體襯底形成。

3.如權利要求1所述的半導體存儲器器件，其中，所述支持層在與所述有源區和所述隔離區交叉的方向上隔開所述第二溝槽。

4.如權利要求1所述的半導體存儲器器件，其中，所述第二溝槽形成為燈泡形。

5.如權利要求1所述的半導體存儲器器件，還包括：通過對所述第一溝槽之間的半導體襯底注入離子而形成的溝道區。

6.如權利要求5所述的半導體存儲器器件，其中，所述溝道區具有比所述第一溝槽小的深度。

7.如權利要求1所述的半導體存儲器器件，還包括形成在半導體襯底上的漏極選擇線、字線和源極選擇線。

8.如權利要求7所述的半導體存儲器器件，其中，所述支持層被限定在形成所述字線的區域中、或被限定在形成所述源極選擇線的區域中，或被分別限定在形成所述字線的區域中和形成所述源極選擇線的區域中。

9.一種制造半導體存儲器器件的方法，所述方法包括：

通過將離子注入到半導體襯底中來形成溝道區，在所述半導體襯底中限定了有源區和隔離區，且在與所述有源區和所述隔離區相交的方向上限定了支持區；

在所述隔離區中形成第一溝槽；以及

除了所述支持區以外在所述有源區和所述隔離區中的第一溝槽下形成第二溝槽。

10.如權利要求9所述的方法，其中，形成所述第一溝槽包括：

形成被設置在形成了所述溝道區的半導體襯底之上的第一硬掩模圖案，所述第一硬掩模圖案暴露半導體襯底的隔離區；以及

在被所述隔離區暴露的半導體襯底上執行第一刻蝕工藝以形成所述第一溝槽。

11.如權利要求10所述的方法，其中，通過氧化物層、氮化物層或導電層、或者通過層疊其中的至少兩層來形成所述第一硬掩模圖案。

12.如權利要求10所述的方法，其中，通過使用各向異性干法刻蝕工藝來執行所述第一刻蝕工藝。

13.如權利要求10所述的方法，其中，所述第一溝槽被形成為比所述溝道區更深的深度。

14.如權利要求9所述的方法，其中，形成所述第二溝槽包括：

沿著具有所述第一溝槽的整個結構的表面形成第二硬掩模層；

在形成在所述支持區中的第二硬掩模層上形成第三硬掩模圖案；

在第三硬掩模圖案之間暴露的第二硬掩模層中，使用第二刻蝕工藝來去除形成在所述隔離區的底表面上的第二硬掩模層，以暴露所述半導體襯底并留下沿著所述第一溝槽的內表面形成的第二硬掩模層；

去除所述第三硬掩模圖案；以及

通過使用剩余的第二硬掩模層作為刻蝕掩模來執行第三刻蝕工藝而刻蝕在所述隔離區中暴露的半導體襯底，以形成所述第二溝槽。

15.如權利要求14所述的方法，其中，使用各向異性干法刻蝕工藝來執行所述第二刻蝕工藝。

16.如權利要求14所述的方法，其中，使用各向同性干法刻蝕工藝來執行所述第三刻蝕工藝，以形成燈泡形的第二溝槽。

17.如權利要求14所述的方法，其中，通過氧化物層、氮化物層或導電層、或者通過層疊其中的至少兩層來形成所述第二硬掩模圖案。

18.如權利要求10所述的方法，還包括，在形成所述第二溝槽之后：

在所述第一溝槽和所述第二溝槽內形成隔離層；

去除所述第一硬掩模圖案以暴露從半導體襯底突出的隔離層和半導體襯底的有源區；

在暴露在隔離層之間的半導體襯底上形成柵絕緣層和第一導電層；

沿著第一導電層和隔離層的表面形成電介質層和第二導電層；以及

將所述第二導電層、所述電介質層和所述第一導電層圖案化。