[發明專利]一種微處理器中存儲資源全局調度裝置及調度方法

有效

• 申請號: 201310041565.X
• 申請日: 2013-02-01
• 公開（公告）號: CN103970685B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 張志峰;程茜;任浩琪
• 申請（專利權）人: 同濟大學
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 上海科盛知識產權代理有限公司31225
• 代理人: 趙繼明

技術領域

本發明涉及計算機技術、集成電路技術領域，尤其是涉及一種微處理器中存儲資源全局調度裝置及調度方法。

背景技術

隨著半導體工藝以及計算機體系結構、微處理器設計技術的不斷進步，微處理器的功能越來越強大，結構也變得越來越復雜。在微處理器中，存儲資源是不可或缺的重要部分，也在很大程度上決定了微處理器的性能。因而，針對存儲資源的優化對于微處理器性能以及可靠性的提高非常有必要。

在微處理器中，存在多種分屬不同功能單元、具備規整結構的存儲資源，如寄存器堆、一級、二級緩存等處理器體系結構相關的存儲資源，以及與處理器體系結構無關的存儲資源如分支預測器中的跳轉目標表、指令分配單元中的指令隊列、存儲管理單元中的地址映射與查找表、指令執行調度單元中的重排序緩沖器等。這些存儲資源在基本結構上具有共同性。各類存儲資源的用途不同，在針對不同的工作負載時，其重要性亦有明顯區別。

容錯設計是微處理器的一個重要方面，所謂容錯是指當微處理器中的某些部件單元發生故障時，應能保證微處理仍可以正常工作。傳統上多采用雙模或多模冗余的高代價策略，或對存儲器采用檢錯、糾錯碼和備用單元等方式。主要面向高可靠性要求的特定領域，例如大型機、高可靠服務器、航空航天等。這些領域的特點是成本和資源代價相對次要，故可采取高代價冗余的方式構建微處理器芯片。

隨著微處理器芯片集成度的不斷提高以及半導體工藝特征尺寸的不斷縮小，普通商用微處理器芯片的容錯設計要求采用低代價的容錯方法。通過合理的設計，對微處理器內部大多數具備規整結構的存儲資源來說，發生故障時，僅導致性能的降低，但仍可正常工作。因而，如何使這種情況下的性能損失最小，是一個很有價值的問題。

發明內容

本發明的目的就是為了克服上述現有技術存在的缺陷而提供一種可進行資源統一分配、容錯性好、可提高微處理器性能的微處理器中存儲資源全局調度裝置及調度方法。

本發明的目的可以通過以下技術方案來實現：

一種微處理器中存儲資源全局調度裝置，所述的微處理器包括控制及運算模塊、存儲模塊和輸入輸出模塊，所述的存儲模塊中包括多個分屬不同功能單元、具備規整結構的存儲器，所述的全局調度裝置包括全局調度分配器、全局數據及地址總線和全局控制總線，所述的全局調度分配器通過全局數據及地址總線和全局控制總線分別連接存儲模塊中的至少一個存儲器，所述的存儲器通過全局數據及地址總線和全局控制總線相互連接；

全局調度分配器接收存儲資源優化信息后，生成相應的存儲資源分配控制信號，并將該控制信號傳輸給相應的存儲器，相應的存儲器根據該控制信號對內部存儲資源進行分配映射。

還包括全局備用存儲器，該全局備用存儲器通過全局數據及地址總線和全局控制總線分別連接全局調度分配器和存儲模塊中的多個存儲器。

所述的全局備用存儲器接收全局調度分配器發出的存儲資源優化信息，并根據該信息將自身存儲資源全部分配給某一個功能單元或分別分配給多個不同的功能單元。

所述的存儲資源優化信息由指令編譯階段靜態生成或根據系統整體運行狀況動態生成或由控制及運算模塊根據指令運行的統計信息和微處理器的狀態信息動態生成。

一種微處理器中存儲資源全局調度方法，包括以下步驟：

1)微處理器根據所運行的工作負載對于各功能單元的性能需求，靜態或動態地生成存儲資源優化信息；

2)全局調度分配器接收存儲資源優化信息后，生成相應的存儲資源分配控制信號，并通過全局控制總線將該控制信號傳輸給相關的存儲器；

3)存儲器接收到存儲資源分配控制信號后對內部存儲資源進行分配映射；

4)微處理器實時檢測各存儲器是否正常工作，若檢測到某個或某些存儲器存在故障則發出錯誤報告，并根據故障狀態定位故障的位置，并禁止使用故障位置所對應的電路；

5)微處理器根據剩余的正常存儲資源分布情況以及工作負載重新生成存儲資源優化信息，并發送給全局調度分配器，返回步驟2)。

與現有技術相比，本發明具有以下有益效果：

1、本發明克服了傳統方法中僅在局部進行存儲器資源管理的局限，根據不同情況下對于不同功能模塊內部存儲資源的不同需求，進行統一的調度和分配；

2、在無故障時可以實現性能的優化和提升，在有故障時，具有較好的容錯性，并可以使故障導致的性能損失降至最小。

附圖說明

圖1為典型的微處理器內部資源結構示意圖；

圖2為本發明的結構示意圖；