[發明專利]一種溝槽型半導體功率器件及其制造方法和終端保護結構無效
| 申請號: | 201310041123.5 | 申請日: | 2013-02-02 |
| 公開(公告)號: | CN103151380A | 公開(公告)日: | 2013-06-12 |
| 發明(設計)人: | 丁磊;侯宏偉 | 申請(專利權)人: | 張家港凱思半導體有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司: | 張家港市高松專利事務所(普通合伙) 32209 | 代理人: | 張玉平 |
| 地址: | 215600 江蘇省蘇州市張*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 溝槽 半導體 功率 器件 及其 制造 方法 終端 保護 結構 | ||
技術領域
本發明涉及一種溝槽型半導體功率器件和其中的終端保護結構、以及溝槽型半導體功率器件的制造方法。
背景技術
半導體功率器件(MOS管)的導通電阻和擊穿特性是決定產品性能的兩個重要指標。而在不影響器件性能的前提下,如何通過改變器件的內部結構和制造工藝來降低成本是設計者最主要的任務。
如圖10所示,傳統的半導體功率器件,在其終端保護結構中,通常只有P型深阱,由于在P型深阱的外側底部A處會造成電場密集,從而形成局部大電場,使得器件的可靠性降低。這樣,在制作耐壓值超過100伏的產品時,P型深阱的外側底部A處的局部大電場會造成器件提前擊穿,反向耐壓達不到設計目標值。為此,設計人員在圖10所示的半導體功率器件的基礎上,增加了至少一個P型深阱,形成圖11所示的雙P型深阱結構來提高擊穿電壓。但是,增加P型深阱的數量,就勢必會增大芯片的面積,這樣就增加了所述半導體功率器件的成本,削弱了其市場競爭力。
發明內容
本發明所要解決的技術問題是:提供一種可以減小芯片面積、從而降低制造成本的溝槽型半導體功率器件終端保護結構。
為解決上述技術問題,本發明采用的技術方案為:一種溝槽型半導體功率器件的終端保護結構,包括:半導體基板,半導體基板包括第一導電類型襯底及設置在第一導電類型襯底上的第一導電類型外延層,第一導電類型外延層的表面為第一主面,第一導電類型襯底的表面為第二主面;第一主面上覆蓋有絕緣介質層,第一主面在位于中心區域的有源區的外圍設置有終端保護區,所述的終端保護區內設置有至少一個分壓環和位于分壓環外圍的至少一個截止環;
所述的分壓環包括:設置在第一導電類型外延層頂部的第二導電類型分壓深阱,第二導電類型分壓深阱中浮置有至少一個環狀的分壓溝槽,分壓溝槽的內壁上生長有絕緣柵氧化層,分壓溝槽中設置有導電多晶硅;
所述的截止環包括:設置在第一導電類型外延層頂部的第二導電類型截止阱,截止阱的右側頂部設置有第一導電注入層,該第一導電注入層中開設有用于安裝截止環金屬的截止環引出槽。
所述分壓溝槽的寬度在0.2-2微米之間。
所述分壓溝槽之間的間距在0.5-20微米之間。
本發明所要解決的進一步的技術問題是:提供一種可以減小芯片面積、從而降低制造成本的溝槽型半導體功率器件。
為了解決上述進一步的技術問題,本發明采用的技術方案為:所述的溝槽型半導體功率器件包括本發明所述的溝槽型半導體功率器件終端保護結構,所述的第二主面上設置有漏極;
所述的有源區內設置有若干個相互連通的單胞溝槽,單胞溝槽內設置有導電多晶硅、并聯成等電位;第一導電類型外延層的上部設置有第二導電類型層,位于有源區的第二導電類型層的上部設置有與單胞溝槽外壁接觸的第一導電類型注入層;單胞溝槽的兩側設置有源極引出槽或若干個源極引出孔;所述有源區內覆蓋有源極金屬板,源極金屬板從絕緣介質層表面通過源極引出槽或若干個源引出孔伸入到第二導電類型層;所述源極金屬板形成所述半導體功率器件的源極;
所述的有源區與終端保護區之間設置有與單胞溝槽相連通的柵極引出槽,柵極引出槽的內壁上生長有絕緣柵氧化層,柵極引出槽內設置有與單胞溝槽內的導電多晶硅相連接的導電多晶硅,柵極引出槽的頂部設置有柵極金屬板,柵極金屬板從絕緣介質層表面伸入柵極引出槽內,與柵極引出槽內的導電多晶硅相連接,形成所述半導體功率器件的柵極。
所述的柵極引出槽與離柵極引出槽最近的分壓溝槽之間的距離為0.5-20微米。
本發明所要解決的另一個技術問題是:提供一種可以減小芯片面積、從而降低制造成本的溝槽型半導體功率器件的制造方法。
為了解決上述的另一個技術問題,本發明采用的技術方案是:溝槽型半導體功率器件的制造方法,其步驟為:
1)在第一導電類型襯底上生長第一導電類型外延層,形成本發明所述的半導體基板;
2)在第一主面上選擇性地注入第二導電類型離子,然后,使其擴散,形成第二導電類型層;
3)在第一主面上通過淀積或熱生長積淀一層場氧化層;
4)選擇性地掩蔽和刻蝕場氧化層,形成環繞半導體基板中心的場氧化層;
5)在第一主面上淀積硬掩膜層,光刻出硬掩膜刻蝕區域,并刻蝕硬掩膜層,形成用于溝槽刻蝕的硬掩膜;
6)刻蝕第一主面,形成單胞溝槽、分壓溝槽和柵極引出槽;
7)在所述的單胞溝槽、分壓溝槽和柵極引出槽內壁上生長絕緣氧化層;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于張家港凱思半導體有限公司,未經張家港凱思半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310041123.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:薄膜晶體管及其制造方法
- 下一篇:空調溫和出風裝置
- 同類專利
- 專利分類





