[發明專利]優化錯誤糾錯機制的方法及裝置

無效

• 申請號: 201310039159.X
• 申請日: 2013-01-31
• 公開（公告）號: CN103177769A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 廖志雄
• 申請（專利權）人: 深圳市硅格半導體有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 胡海國

技術領域

本發明涉及閃存技術領域，尤其涉及一種優化錯誤糾錯機制的方法及裝置。

背景技術

隨著工藝水平的提升，閃存（Flash）的容量越來越大，但隨之會產生一系列數據穩定性方面的問題，錯誤糾錯機制（ECC機制）對于閃存（Flash）的數據穩定性至關重要，而且錯誤糾錯機制（ECC機制）的糾錯能力越大，硬件資源也就消耗越大，錯誤糾錯機制（ECC機制）有4個主要的模塊：1.編碼模塊；2.校正子計算模塊；3.計算錯誤多項式模塊；4.?求解錯誤位置并改正錯誤的改正模塊。隨著閃存（Flash）芯片的邏輯門數越來越多，如果不做相應的邏輯優化，那么芯片的面積就會越來越大，成本也就會隨之越來越高，不利于市場的競爭。因此對閃存（Flash）芯片中硬件資源占有比重較大的錯誤糾錯機制（ECC機制）進行優化是很有必要的。

發明內容

本發明的主要目的在于提供一種優化錯誤糾錯機制的方法及裝置，旨在減少錯誤糾錯機制的邏輯門數。

為了達到上述目的，本發明提出一種優化錯誤糾錯機制的方法，包括：

由錯誤糾錯機制的編碼模塊通過一移位寄存器對原始數據進行編碼，獲取所述原始數據的奇偶校驗位；

由所述錯誤糾錯機制的校正子計算模塊通過所述移位寄存器對所述原始數據和所述奇偶校驗位進行計算，獲取所述錯誤糾錯機制所需的校正子。

優選地，所述錯誤糾錯機制的編碼模塊通過一移位寄存器對原始數據進行編碼，獲取所述原始數據的奇偶校驗位的步驟包括：

對移位寄存器發送第一控制信號，控制所述移位寄存器進行編碼模塊中對原始數據的編碼；

根據編碼結果獲取所述原始數據的奇偶校驗位。

優選地，所述錯誤糾錯機制的校正子計算模塊通過所述移位寄存器對所述原始數據和所述奇偶校驗位進行計算，獲取所述錯誤糾錯機制所需的校正子的步驟包括：

對移位寄存器發送第二控制信號，控制所述移位寄存器進行校正子計算模塊中對所述原始數據和所述奇偶校驗位的計算；

根據計算結果獲取所述錯誤糾錯機制所需的校正子。

優選地，所述移位寄存器為線性反饋移位寄存器。

本發明還提出一種優化錯誤糾錯機制的裝置，包括：

編碼模塊，通過一移位寄存器對原始數據進行編碼，獲取所述原始數據的奇偶校驗位；

校正子計算模塊，通過所述移位寄存器對所述原始數據和所述奇偶校驗位進行計算，獲取所述錯誤糾錯機制所需的校正子。

優選地，所述編碼模塊包括：

控制編碼單元，用于對移位寄存器發送第一控制信號，控制所述移位寄存器進行編碼模塊中對原始數據的編碼；

第一獲取單元，用于根據編碼結果獲取所述原始數據的奇偶校驗位。

優選地，所述校正子計算模塊包括：

控制計算單元，用于對移位寄存器發送第二控制信號，控制所述移位寄存器進行校正子計算模塊中對所述原始數據和所述奇偶校驗位的計算；

第二獲取單元，用于根據計算結果獲取所述錯誤糾錯機制所需的校正子。

優選地，所述移位寄存器為線性反饋移位寄存器。

本發明提出的一種優化錯誤糾錯機制的方法及裝置，通過讓錯誤糾錯機制中的編碼模塊和校正子計算模塊根據不同的控制信號共用同一移位寄存器的方式，優化了錯誤糾錯機制的工作模式，既保證了錯誤糾錯機制的糾錯性能，又能減少錯誤糾錯機制的邏輯門數，從而減少閃存芯片的面積和設計成本，提高了閃存芯片的市場競爭力。

附圖說明

圖1是本發明優化錯誤糾錯機制的方法較佳實施例的流程示意圖；

圖2是本發明優化錯誤糾錯機制的方法較佳實施例中由錯誤糾錯機制的編碼模塊通過一移位寄存器對原始數據進行編碼，獲取所述原始數據的奇偶校驗位的流程示意圖；

圖3是本發明優化錯誤糾錯機制的方法較佳實施例中由所述錯誤糾錯機制的校正子計算模塊通過所述移位寄存器對所述原始數據和所述奇偶校驗位進行計算，獲取所述錯誤糾錯機制所需的校正子的流程示意圖；

圖4是本發明優化錯誤糾錯機制的裝置較佳實施例的結構示意圖；

圖5是本發明優化錯誤糾錯機制的裝置較佳實施例中編碼模塊的結構示意圖；

圖6是本發明優化錯誤糾錯機制的裝置較佳實施例中校正子計算模塊的結構示意圖。

為了使本發明的技術方案更加清楚、明了，下面將結合附圖作進一步詳述。

具體實施方式