[發明專利]用于HEVC標準下DCT/IDCT電路的乘法器結構

有效

• 申請號: 201310037554.4
• 申請日: 2013-01-30
• 公開（公告）號: CN103092559A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 洪亮;朱惠;何衛鋒;李琛;毛志剛
• 申請（專利權）人: 上海交通大學
• 主分類號: G06F7/52
• 分類號: G06F7/52
• 代理公司: 上海科盛知識產權代理有限公司 31225
• 代理人: 趙志遠

1.一種用于HEVC標準下DCT/IDCT電路的乘法器結構，其特征在于，包括依次串聯連接的預處理運算模塊、第一級移位加運算模塊和第二級移位加運算模塊，所述的預運算單元設有輸入數據端口和輸入參數端口，所述的第二級移位加運算模塊設有運算結果輸出端口。

2.根據權利要求1所述的一種用于HEVC標準下DCT/IDCT電路的乘法器結構，其特征在于，所述的預處理運算模塊包括分別與輸入數據端口連接的取補單元、左移單元、1個3口多路復用選擇器單元、2個4口多路復用選擇器單元和2口多路復用選擇器單元，所述的取補單元的輸出端、左移單元的輸出端和輸入參數端口均分別與1個3口多路復用選擇器單元、2個4口多路復用選擇器單元和2口多路復用選擇器單元連接。

3.根據權利要求2所述的一種用于HEVC標準下DCT/IDCT電路的乘法器結構，其特征在于，所述的2個4口多路復用選擇器單元為MUX-32和MUX-10，所述3口多路復用選擇器單元為MUX-65，所述2口多路復用選擇器單元為MUX-4；

所述的取補單元設有有一個輸入端口和一個輸出端口，所述的左移單元設有一個輸入端口和一個輸出端口，所述的2個4口多路復用選擇器單元MUX-32和MUX-10分別設有4個數據輸入端口、1個選擇信號端口和1個輸出端口，所述的3口多路復用選擇器單元MUX-65設有3個數據輸入端口、1個選擇信號端口和1個輸出端口，所述的2口多路復用選擇器單元MUX-4設有2個數據輸入端口、1個選擇信號端口和1個輸出端口；所述的輸入數據端口分別連接取補單元的輸入端口、左移單元的輸入端口、MUX-65的第一個數據輸入端口、MUX-4的第一個數據輸入端口、MUX-32的第一個數據輸入端口和MUX-10的第一個數據輸入端口；

所述的輸入參數端口為7位端口，其第6位和第5位均連接MUX-65的選擇信號端口、其第4位連接MUX-4的選擇信號端口、其第3位和第2位均連接MUX-32的選擇信號端口、其第1位和第0位均連接MUX-10的選擇信號端口；

所述的左移單元的輸出端口分別連接MUX-65的第2個數據輸入端口、MUX-32的第2個數據輸入端口和MUX-10的第2個數據輸入端口；所述的取補單元的輸出端口分別連接MUX-32的第3個數據輸入端口和MUX-10的第3個數據輸入端口；所述MUX-65的第3個數據輸入端口、MUX-4的第2個數據輸入端口、MUX-32的第4個數據輸入端口和MUX-10的第4個數據輸入端口分別接地；所述的MUX-65、MUX-4、MUX-32、MUX-10的輸出端口分別作為預處理運算模塊的輸出端口1、輸出端口2、輸出端口3、輸出端口4。

4.根據權利要求3所述的一種用于HEVC標準下DCT/IDCT電路的乘法器結構，其特征在于，所述的第一級移位加運算模塊包括兩個左移單元LS-1、LS-2和兩個加法器單元ADD-1、ADD-2；

所述的兩個左移單元LS-1和LS-2分別設有1個數據輸入端口和1個數據輸出端口，所述的兩個加法器單元ADD-1和ADD-2分別設有2個數據輸入端口和1個數據輸出端口；所述預處理運算模塊的輸出端口1連接左移單元LS-1的輸入端口，所述預處理運算模塊的輸出端口2連接加法器單元ADD-1的輸入端口2，所述預處理運算模塊的輸出端口3連接左移單元LS-2的輸入端口，所述預處理運算模塊的輸出端口4連接加法器單元ADD-2的輸入端口；

所述左移單元LS-1的輸出端口連接加法器單元ADD-1的輸入端口1，所述的左移單元LS-2的輸出端口連接加法器單元ADD-2的輸入端口1；所述的加法器單元ADD-1和ADD-2的數據輸出端口分別作為第一級移位加運算模塊的輸出端口1和輸出端口2。

5.根據權利要求4所述的一種用于HEVC標準下DCT/IDCT電路的乘法器結構，其特征在于，所述的第二級移位加運算模塊包括第二左移單元和第二加法器單元；

所述的第二左移單元設有1個數據輸入端口和1個數據輸出端口，所述的第二加法器單元有2個數據輸入端口和1個數據輸出端口；所述第一級移位加運算模塊的輸出端口1連接第二左移單元的輸入端口，所述第一級移位加運算模塊的輸出端口2連接第二加法器單元的輸入端口，所述第二左移單元的輸出端口連接第二加法器單元的輸入端口1；所述第二加法器單元的數據輸出端口作為第二級移位加運算模塊的輸出端口，所述第二級移位加運算模塊的輸出端口連接運算結果輸出端口。