[發明專利]注入隔離器件及其形成方法

有效

• 申請號: 201310036529.4
• 申請日: 2013-01-30
• 公開（公告）號: CN103715129A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 高敏峰;楊敦年;劉人誠;許慈軒;王文德;許文義
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/76
• 分類號: H01L21/76;H01L27/146
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明總體上涉及半導體器件和制造工藝。更具體地，它涉及具有注入隔離的半導體器件和用于形成這些器件的工藝。

背景技術

在集成電路的制造中，集成器件的尺寸日益縮減。例如，互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)芯片具有越來越小的像素尺寸。因此，CIS芯片的DC和噪聲性能的要求變得愈加嚴格。通過阱注入形成的注入隔離區因此替代傳統的淺溝槽隔離(STI)區以隔離器件。由于使用注入形成注入隔離區而不是STI區，消除了由形成STI區造成的對硅表面的損壞。

注入隔離區通過注入雜質到部分襯底中而形成，其中，這些部分圍繞被隔離的集成電路器件的有源區。集成電路器件的部件與注入隔離區的覆蓋精度較難控制。如果柵電極與注入隔離區失準，柵電極可能不能完全分離器件的源極區和漏極區之間的溝道，從而形成泄露通道。在對注入隔離區上方的柵電極施加高電壓的情況下，可能產生寄生晶體管。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種器件，包括：

具有有源區的半導體襯底；

注入隔離區，圍繞所述有源區并且從所述半導體襯底的頂面延伸至所述半導體襯底內；

柵極介電層，位于所述有源區上方并且至少部分位于所述注入隔離區上方；

柵電極，位于部分所述柵極介電層上方；以及

端蓋介電層，位于所述注入隔離區上方的所述柵極介電層上。

在可選實施例中，所述柵電極的一部分至少部分地位于所述注入隔離區上方。

在可選實施例中，位于所述注入隔離區上方的所述柵電極的所述一部分的厚度約為所述端蓋介電層的厚度。

在可選實施例中，所述端蓋介電層的寬度等于或者小于沿柵電極長度的所述注入隔離區的寬度。

在可選實施例中，所述柵電極包括多晶硅。

在可選實施例中，所述有源區在金屬氧化物半導體(MOS)器件中，所述注入隔離區與所述MOS器件的有源區具有相反的導電類型。

在可選實施例中，所述有源區包括光電二極管的一部分，并且所述注入隔離區具有p型導電性。

在可選實施例中，所述有源區進一步包括三個以上的晶體管。

在可選實施例中，所述端蓋介電層包括氧化硅。

根據本發明的另一方面，還提供了一種方法，包括：

在半導體襯底上方形成柵極介電層；

在所述柵極介電層上方形成第一柵電極層；

在所述第一柵電極層上方形成硬掩模層；

在所述硬掩模層中形成開口以暴露所述第一柵電極層；

注入雜質，所述雜質穿透所述柵極介電層以在所述半導體襯底中形成圍繞所述半導體襯底的有源區的注入隔離區；

在所述開口中蝕刻所述第一柵電極層以暴露所述柵極介電層；

用介電材料填充所述開口；以及

去除所述硬掩模層和所述第一柵電極層上面的介電材料。

在可選實施例中，所述方法進一步包括：在所述第一柵電極層上方形成第二柵電極層并且圖案化柵電極。

在可選實施例中，在所述硬掩模層中形成開口包括：去除所述第一柵電極層位于所述硬掩模層中的所述開口的底部的部分。

在可選實施例中，去除所述硬掩模層和介電材料包括平坦化和濕蝕刻。

在可選實施例中，所述方法進一步包括在注入所述雜質之前在所述開口中沉積共形介電層。

在可選實施例中，所述硬掩模層和所述介電材料為相同材料。

在可選實施例中，所述第一柵電極層為多晶硅。

在可選實施例中，所述的方法進一步包括：在所述有源區中形成源極區和漏極區；以及，分別形成覆蓋所述源極區和所述漏極區的源極接觸件和漏極接觸件。

在可選實施例中，所述方法進一步包括：在所述有源區中形成光電二極管。

在可選實施例中，將每個都被注入隔離區圍繞的多個有源區連接以形成圖像傳感器。

在可選實施例中，注入所述雜質包括以大于大約50keV的注入能量注入。

附圖說明

為更完整地理解實施例及其優點，現將結合附圖所進行的以下描述作為參考，其中：

圖1是根據本發明各方面的用于制造具有注入隔離區的半導體結構的各種方法實施例的流程圖。

圖2A和圖2B是根據一些實施例的制造器件的中間階段的俯視圖和截面圖；