[發明專利]基于關斷過電壓的兩電平疊層母排雜感的測試電路及方法

無效

• 申請號: 201310032910.3
• 申請日: 2013-01-29
• 公開（公告）號: CN103134994A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 張魯華;宋小亮;尹正兵;吳競之;陳國棟;董祖毅
• 申請（專利權）人: 上海電氣集團股份有限公司
• 主分類號: G01R27/26
• 分類號: G01R27/26
• 代理公司: 上海兆豐知識產權代理事務所(有限合伙) 31241
• 代理人: 章蔚強

1.一種基于關斷過電壓的兩電平疊層母排雜感的測試電路，其特征在于，包括疊層母排、第一IGBT、第二IGBT、直流支撐電容、直流電源以及續流電抗器，其中：

所述疊層母排的正端分別連接所述第一IGBT的集電極、所述直流支撐電容的正極以及所述直流電源的正極；

所述疊層母排的負端分別連接所述第二IGBT的發射極、所述直流支撐電容的負極以及所述直流電源的負極；

所述第一IGBT的發射極連接所述第二IGBT的集電極；

所述續流電抗器的一端連接所述第二IGBT的集電極，另一端連接所述第二IGBT的發射極。

2.一種基于權利要求1所述測試電路的兩電平疊層母排雜感的測試方法，其特征在于，包括下列步驟：

步驟一，所述第二IGBT保持關斷，所述第一IGBT在t0時刻開通，t1時刻關斷，t2時刻再開通，t3時刻再關斷；

步驟二，在t3時刻的關斷過程中，得到第一IGBT的集電極與第二IGBT的發射極的峰值電壓與穩態電壓的差值ΔV_ce，以及流過第一IGBT集電極的電流Ic的下降率ΔI_c/Δt，通過Lσ=ΔV_ce/（ΔI_c/Δt）獲得疊層母排雜感L_σ，其中，Δt表示時間段，ΔI_c表示Δt時間內Ic下降的幅度。

3.根據權利要求2所述的兩電平疊層母排雜感的測試方法，其特征在于，所述ΔV_ce=Vce-DCs，其中，DCs表示直流電源的電壓，即所述穩態電壓；Vce表示t3時刻第一IGBT集電極與第二IGBT發射極之間的電壓，即所述峰值電壓。