[發(fā)明專利]低壓差線性穩(wěn)壓器及其調整電路

無效

• 申請?zhí)枺?/td>: 201310032782.2
• 申請日: 2013-01-28
• 公開（公告）號: CN103076835A
• 公開（公告）日: 2013-05-01
• 發(fā)明（設計）人: 徐光磊
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發(fā)明涉及集成電路技術領域，特別涉及一種低壓差線性穩(wěn)壓器及其調整電路。

背景技術

低壓差線形穩(wěn)壓電路（Low?Dropout?Regulator，LDO）是降壓型直流線性穩(wěn)壓器，隨著SOC（System?on?Chip，片上系統(tǒng)）技術的發(fā)展，其在計算機、通訊、儀器儀表、消費類電子、攝像監(jiān)控等行業(yè)應用無處不在。雖然與DC-DC開關電壓轉換器相比，LDO的效率低一些，但是它具有外圍元件少、紋波小、噪聲低、芯片面積小、電路結構簡單等優(yōu)點，所以LDO在電源管理類芯片中一直占有很大的比重。

隨著集成度的提高，越來越多的LDO作為SOC芯片的子模塊給某個關鍵的模塊供電而集成到該SOC芯片中，而功能強大的SOC芯片中集成多個LDO模塊給不同的模塊供電已很普遍了。同時隨著SOC系統(tǒng)的工作頻率不斷提高，其中的數(shù)字電路帶來電源干擾也越來越嚴重，這就需要LDO有高速瞬態(tài)響應速度、高輸出電壓控制精度、高PSRR、低噪聲等性能要求。

如圖1所示，現(xiàn)有LDO電路包括誤差放大器OP、緩沖單元buffer、PMOS調整晶體管MP、分壓反饋網絡、輸出電路等構成的負反饋系統(tǒng)。

所述分壓反饋網絡包括第一電阻R1、第二電阻R2。所述第一電阻R1和第二電阻R2組成分壓單元，分壓電壓VF被反饋至誤差放大器OP的正相輸入端。所述誤差放大器OP的負相輸入端輸入基準電壓vref。

所述輸出電路由等效串聯(lián)電阻ESR和輸出電容CL組成。輸出電路不僅可以減小由于負載突變時導致的輸出電壓紋波，而且還能為系統(tǒng)的負反饋環(huán)路提供一個高頻零點。

LDO工作過程中，LDO輸出端Vout的電壓突降會導致分壓電壓VF的電壓降低，降低的分壓電壓VF通過誤差放大器OP和緩沖單元buffer之后，最終反映到PMOS調整晶體管MP的柵極電壓也相應降低，柵極電壓的降低使得PMOS調整晶體管MP的漏電流增大，從而提高LDO輸出端Vout的電壓，使其恢復到突降前的電壓值。

在輸出電壓的調整過程中，LDO輸出端Vout的電壓變化需要通過誤差放大器OP和緩沖單元buffer之后才能反映到PMOS調整晶體管MP柵極。而誤差放大器OP采用的晶體管尺寸都比較大，所以LDO輸出端Vout的變化電壓最終反映到PMOS調整晶體管MP柵極所需的時間較長，導致LDO輸出端Vout的電壓恢復速度較慢。

發(fā)明內容

本發(fā)明解決的問題是現(xiàn)有低壓差線性穩(wěn)壓器對變化的輸出電壓調節(jié)能力較弱。

為解決上述問題，本發(fā)明技術方案提供一種低壓差線性穩(wěn)壓器的調整電路，包括：第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第一NMOS晶體管和第一電流源；

所述第一PMOS晶體管的柵極連接所述第三PMOS晶體管的漏極和第一NMOS晶體管的漏極，源極輸入第一電壓，漏極連接所述第二PMOS晶體管的源極，所述第一PMOS晶體管的漏極適于與所述低壓差線性穩(wěn)壓器的輸出端相連接；

所述第二PMOS晶體管的柵極適于與所述低壓差線性穩(wěn)壓器的誤差放大器或緩沖單元的輸出端相連接，漏極連接所述第一NMOS晶體管的源極和第一電流源的第一端；

所述第三PMOS晶體管的柵極輸入第二電壓，源極輸入所述第一電壓；

所述第一NMOS晶體管的柵極輸入所述第一電壓；

所述第一電流源的第二端輸入所述第二電壓；

所述第一電壓的電壓值大于所述第二電壓的電壓值。

可選的，所述第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管和第一NMOS晶體管均工作在飽和區(qū)。

本發(fā)明技術方案還提供一種低壓差線性穩(wěn)壓器，包括：誤差放大器、第一電阻、第二電阻和調整電路；

所述第一電阻的第一端為所述低壓差線性穩(wěn)壓器的輸出端，第二端連接所述第二電阻的第一端和所述誤差放大器的第二輸入端；

所述第二電阻的第二端輸入第二電壓；

所述誤差放大器的第一輸入端輸入?yún)⒖茧妷海?/p>

所述調整電路包括：第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第一NMOS晶體管和第一電流源；

所述第一PMOS晶體管的柵極連接所述第三PMOS晶體管的漏極和第一NMOS晶體管的漏極，源極輸入第一電壓，漏極連接所述第二PMOS晶體管的源極和所述低壓差線性穩(wěn)壓器的輸出端；

所述第二PMOS晶體管的柵極連接所述低壓差線性穩(wěn)壓器的誤差放大器的輸出端，漏極連接所述第一NMOS晶體管的源極和第一電流源的第一端；