[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310031224.4
• 申請(qǐng)日: 2013-01-28
• 公開（公告）號(hào): CN103972090B
• 公開（公告）日: 2019-03-15
• 發(fā)明（設(shè)計(jì)）人: 鄧堅(jiān);羅軍;趙超
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78
• 代理公司: 北京藍(lán)智輝煌知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11345
• 代理人: 陳紅

本發(fā)明公開了一種半導(dǎo)體器件的制造方法，包括：在包含硅元素的襯底上形成柵極堆疊結(jié)構(gòu)；在襯底中形成富鎳相硅化物；執(zhí)行離子注入，向富鎳相硅化物中注入摻雜離子；執(zhí)行驅(qū)動(dòng)退火，使得富鎳相硅化物轉(zhuǎn)變?yōu)殒嚮饘俟杌镆杂米髟绰﹨^(qū)，并使得鎳基金屬硅化物與襯底界面處形成介質(zhì)層。依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過向富鎳相金屬硅化物中注入摻雜離子后再退火，在將富鎳相金屬硅化物轉(zhuǎn)變?yōu)榈碗娮桄嚮杌锏耐瑫r(shí)還在硅化物與襯底之間形成了超薄介質(zhì)層，從而有效降低了肖特基勢(shì)壘高度，提高了器件的驅(qū)動(dòng)能力。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能有效降低金屬硅化物/硅之間的肖特基勢(shì)壘高度的MOSFET及其制造方法。

背景技術(shù)

隨著傳統(tǒng)MOSFET器件持續(xù)按比例縮小，源漏電阻不隨溝道尺寸縮小而按比例降低，特別是接觸電阻隨著尺寸減小而近似平方倍增加，使等效工作電壓下降，大大影響了按比例縮小的器件的性能。如果在現(xiàn)有MOSFET制造技術(shù)中將傳統(tǒng)的高摻雜源/漏替換為金屬硅化物源漏，可以大幅減小寄生串聯(lián)電阻以及接觸電阻。

如圖1所示，為現(xiàn)有的金屬硅化物源/漏MOSFET(也被稱為肖特基勢(shì)壘源/漏MOSFET)示意圖，在體硅襯底1A或絕緣體上硅(SOI)襯底1B中的溝道區(qū)2A或2B兩側(cè)形成金屬硅化物源漏區(qū)3A和3B，溝道區(qū)上依次形成有柵極結(jié)構(gòu)4A/4B以及柵極側(cè)墻5A/5B，其中金屬硅化物被完全作為直接接觸溝道的源/漏極材料，無需傳統(tǒng)的用于形成高摻雜源漏的離子注入工序。器件襯底中還可以設(shè)置淺溝槽隔離STI6A/6B，圖中STI并非直接介于體硅襯底和SOI襯底之間，而僅僅是為了方便示例起見，兩種襯底實(shí)際不相連。

在上述肖特基勢(shì)壘源漏MOSF ET中，器件的驅(qū)動(dòng)能力取決于金屬硅化物源漏3A/3B與溝道區(qū)2A/2B之間的肖特基勢(shì)壘高度(SBH)。隨著SBH降低，驅(qū)動(dòng)電流增大。器件模擬的結(jié)果顯示，當(dāng)SB H降低至約0.1eV時(shí)，金屬硅化物源漏MOSFET可達(dá)到與傳統(tǒng)大尺寸高摻雜源漏MOSFET相同的驅(qū)動(dòng)能力。

金屬硅化物通常是鎳基金屬硅化物，例如由Ni、NiPt、NiPtCo與襯底溝道區(qū)中的Si反應(yīng)生成的NiSi、NiPtSi、NiPtCoSi等等。對(duì)于鎳基金屬硅化物和硅之間的接觸而言，SBH(或記做φ_b)通常較大，例如0.7eV，因此器件的驅(qū)動(dòng)電流較小，制約了通過鎳基金屬硅化物降低源漏電阻的新型MOSFET的應(yīng)用，因此需要一種能有效降低鎳基金屬硅化物源漏與硅溝道之間的SBH的新器件及其制造方法。

如圖2A至2D所示，為一種金屬硅化物作為摻雜源(SADS)的降低鎳基金屬硅化物與硅之間SBH的方法步驟的剖面示意圖。其中，首先如圖2A所示，在襯底1上形成包括柵極絕緣層41、柵極導(dǎo)電層42的柵極堆疊結(jié)構(gòu)4A，在柵極堆疊結(jié)構(gòu)4A兩側(cè)形成柵極側(cè)墻5A。其次如圖2B所示，在器件上沉積鎳基金屬層，通常包括Ni、NiPt、NiCo、NiTi或其三元合金，然后執(zhí)行一步自對(duì)準(zhǔn)硅化物(SALICIDE)工藝(約500℃下退火，形成鎳基金屬硅化物的低阻相)，或執(zhí)行兩步SALICIDE工藝(約300℃下第一次退火，形成Ni的富集相，去除未反應(yīng)的金屬后，在約500℃下第二次退火，形成鎳基金屬硅化物的低阻相)，由此消耗部分襯底1的Si并在其中形成鎳基金屬硅化物的源漏區(qū)3A。特別地，當(dāng)前的SALICIDE工藝優(yōu)選采用兩步退火法。接著如圖2C所示，對(duì)鎳基金屬硅化物源漏區(qū)3A執(zhí)行離子注入，對(duì)于pMOS而言注入硼((B)等p型雜質(zhì)離子，對(duì)于nMOS而言注入砷(As)等n型雜質(zhì)離子。最后如圖2D所示，執(zhí)行驅(qū)動(dòng)退火，注入的離子在驅(qū)動(dòng)退火(例如約4450～850℃)的驅(qū)動(dòng)下聚集、凝結(jié)在源漏區(qū)3A與襯底1的溝道區(qū)之間的界面處，形成摻雜離子的凝聚區(qū)7，從而有效降低了SBH，提高了器件的驅(qū)動(dòng)能力。