[發明專利]參考電壓產生電路

有效

• 申請號: 201310030518.5
• 申請日: 2013-01-25
• 公開（公告）號: CN103092253A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 徐光磊
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種參考電壓產生電路，其特征在于，包括：電流鏡單元、第一電阻、第二電阻和溫度系數補償單元，其中，

所述電流鏡單元包括第一節點、第二節點和第三節點，所述第一節點處的電流、第二節點處的電流及第三節點處的電流分別成比例關系，所述第三節點作為所述參考電壓產生電路的輸出端；

所述溫度系數補償單元包括：第一NMOS管、第二NMOS管和第三NMOS管，所述第一NMOS管的柵極與漏極相連并連接所述第一電阻的第二端，源極接地；所述第二NMOS管的柵極與漏極相連并連接所述電流鏡單元的第一節點，源極接地；所述第三NMOS管的柵極與漏極相連并連接所述第二電阻的第二端，源極接地；所述第一NMOS管、第二NMOS管和第三NMOS管工作在亞閾值區或飽和區；

所述第一電阻的第一端連接所述電流鏡單元的第二節點；

所述第二電阻的第一端連接所述電流鏡單元的第三節點。

2.如權利要求1所述的參考電壓產生電路，其特征在于，所述電流鏡單元包括：

第一子電流鏡單元，包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管、第二PMOS管及第三PMOS管的源極均連接至電源電壓，柵極均連接至所述第三PMOS管的漏極；所述第一PMOS管的漏極作為所述電流鏡單元的第三節點；

第二子電流鏡單元，包括：第四NMOS管和第五NMOS管，所述第四NMOS管的柵極與漏極相連，并連接至所述第二PMOS管的漏極；所述第四NMOS管的源極作為所述電流鏡單元的第一節點；所述第五NMOS管的柵極連接所述第四NMOS管的柵極，漏極耦接所述第三PMOS管的漏極，源極作為所述電流鏡單元的第二節點。

3.如權利要求2所述的參考電壓產生電路，其特征在于，所述第一PMOS管的寬長比、第二PMOS管的寬長比和第三PMOS管的寬長比相等。

4.如權利要求2所述的參考電壓產生電路，其特征在于，所述第四NMOS管的寬長比與第五NMOS管的寬長比相等。

5.如權利要求2所述的參考電壓產生電路，其特征在于，所述電流鏡單元還包括：第一ZMOS管，所述第五NMOS管的漏極通過所述第一ZMOS管連接所述第三PMOS管的漏極。

6.如權利要求5所述的參考電壓產生電路，其特征在于，所述第一ZMOS管的柵極連接所述第四NMOS管的柵極，源極連接所述第五NMOS管的漏極，漏極連接所述第三PMOS管的漏極。

7.如權利要求1所述的參考電壓產生電路，其特征在于，所述電流鏡單元包括：第一子電流鏡單元和箝位單元；

所述第一子電流鏡單元包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管、第二PMOS管及第三PMOS管的柵極相連，且源極均連接至電源電壓；所述第二PMOS管的漏極作為所述電流鏡單元的第一節點，所述第三PMOS管的漏極作為所述電流鏡單元的第二節點；所述第一PMOS管的漏極作為所述電流鏡單元的第三節點；

所述箝位單元包括誤差放大器，所述誤差放大器的負向輸入端連接第二PMOS管的漏極，正向輸入端連接第三PMOS管的漏極，輸出端連接所述第一PMOS管的柵極。

8.如權利要求1所述的參考電壓產生電路，其特征在于，所述電流鏡單元的第一節點處的電流、第二節點處的電流及第三節點處的電流之間的比例關系為1：1：1。