[發(fā)明專利]鰭結(jié)構(gòu)上的保護環(huán)

有效

• 申請?zhí)枺?/td>: 201310030493.9
• 申請日: 2013-01-25
• 公開（公告）號: CN103715236A
• 公開（公告）日: 2014-04-09
• 發(fā)明（設(shè)計）人: 胡嘉欣;梁銘彰
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28;H01L21/762
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種器件，包括：

半導體襯底；

隔離區(qū)，延伸至所述半導體襯底中；

多個半導體鰭，高于所述隔離區(qū)的頂面；

多個柵疊層，每一個柵疊層都包括：

柵極介電層，位于所述多個半導體鰭中的一個半導體鰭的頂面和側(cè)壁上；以及

柵電極，位于所述柵極介電層上方；

多個半導體區(qū)，每一個半導體區(qū)都設(shè)置在所述多個半導體鰭中的兩個相鄰的半導體鰭之間并且與這兩個半導體鰭接觸；

多個接觸塞，每一個接觸塞都位于所述多個半導體區(qū)中的一個半導體區(qū)的上方并且與這一個半導體區(qū)電連接；以及

電連接件，電互連所述多個半導體區(qū)和所述多個柵疊層的柵電極。

2.根據(jù)權(quán)利要求1所述的器件，其中，所述多個半導體區(qū)和所述多個半導體鰭相互連接以形成半導體環(huán)。

3.根據(jù)權(quán)利要求1所述的器件，進一步包括：位于所述半導體襯底中的阱區(qū)，其中，所述多個半導體區(qū)具有與所述阱區(qū)相同的導電類型并且與所述阱區(qū)接觸。

4.根據(jù)權(quán)利要求1所述的器件，其中，所述電連接件包括金屬線。

5.根據(jù)權(quán)利要求1所述的器件，進一步包括：電壓源，被配置成對所述多個半導體區(qū)和所述多個柵疊層的所述柵電極施加相同的電壓。

6.根據(jù)權(quán)利要求5所述的器件，其中，所述多個半導體區(qū)包括p型區(qū)，并且所述電壓源被配置成產(chǎn)生負電壓。

7.根據(jù)權(quán)利要求5所述的器件，其中，所述多個半導體區(qū)包括n型區(qū)，并且所述電壓源被配置成產(chǎn)生正電壓。

8.一種器件，包括：

半導體襯底；

隔離區(qū)，延伸至所述半導體襯底中；

半導體環(huán)，環(huán)繞所述半導體襯底的一部分，所述半導體環(huán)包括：

多個半導體鰭，高于所述隔離區(qū)的頂面；

多個外延半導體區(qū)，與所述多個半導體鰭接觸，并且所述多個外

延半導體區(qū)和所述多個半導體鰭以交替圖案進行配置；

多個柵極介電層，每一個柵極介電層都位于所述多個半導體鰭中的一個半導體鰭的頂面和側(cè)壁上；

多個柵電極，每一個柵電極都位于所述多個柵極介電層中的一個柵極介電層的上方；以及

多個接觸塞，每一個接觸塞都位于所述多個外延半導體區(qū)中的一個外延半導體區(qū)的上方并且與這一個外延半導體區(qū)電連接。

9.根據(jù)權(quán)利要求8所述的器件，進一步包括：被所述半導體環(huán)環(huán)繞的鰭式場效應(yīng)晶體管(FinFET)。

10.一種方法，包括：

在半導體鰭上方形成柵疊層，所述半導體鰭形成環(huán)；

蝕刻所述半導體鰭沒有被所述柵疊層覆蓋的部分以形成凹槽；

實施外延以從所述凹槽生長外延半導體區(qū)；

形成位于所述外延半導體區(qū)上方并與所述外延半導體區(qū)電連接的第一接觸塞；以及

形成位于所述柵疊層上方并與所述柵疊層電連接的第二接觸塞。