[發明專利]具有納米管層的半導體器件及其形成方法

有效

• 申請號: 201310029975.2
• 申請日: 2013-01-25
• 公開（公告）號: CN103227165B
• 公開（公告）日: 2017-10-24
• 發明（設計）人: 道格拉斯·M·雷伯
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 中原信達知識產權代理有限責任公司11219
• 代理人: 劉光明,穆德駿

技術領域

本公開通常涉及半導體工藝，更具體地說，涉及具有納米管層的半導體器件及其形成方法。

背景技術

隨著半導體技術向更小的尺寸進展，金屬互連變得阻力過高并且更容易受可靠性失效的影響。例如，隨著穿孔縱橫比繼續增加，用金屬填充穿孔開口變得日益困難。此外，有必要制造不斷減少介電常數k的層間電介質。業界追求包含低k電介質的碳；然而，引入了例如無法控制的孔隙度以及低結構完整性的問題。

附圖說明

本發明通過舉例的方式說明并沒有被附圖所限制，在附圖中類似的參考符號表示相同的元素。附圖中的元素說明是為了簡便以及清晰，不一定按比例繪制。

圖1根據本發明的一個實施例，說明了半導體器件在工藝的一個階段。

圖2根據本發明的一個實施例，說明了圖1的半導體器件在工藝的隨后階段。

圖3根據本發明的一個實施例，說明了圖2的半導體器件在工藝的隨后階段。

圖4根據本發明的一個實施例，說明了圖3的半導體器件在工藝的隨后階段的。

圖5根據本發明的一個實施例，說明了圖4的半導體器件在工藝的隨后階段。

圖6根據本發明的一個實施例，說明了圖5的半導體器件在工藝的隨后階段。

圖7根據本發明的一個實施例，說明了圖6的半導體器件在工藝的隨后階段。

圖8根據本發明的一個實施例，說明了圖7的半導體器件在工藝的隨后階段。

圖9根據本發明的一個實施例，說明了圖8的半導體器件在工藝的隨后階段。

圖10根據本發明的一個實施例，說明了圖9的半導體器件在工藝的隨后階段。

具體實施方式

形成半導體器件，其中，同質的納米管層在不同的位置作為穿孔導體和層間介電材料進行操作。例如，納米管層的第一多個導電納米管作為穿孔導體進行操作，而相同納米管層的納米管層的第二多個導電納米管同時作為層間介電材料進行操作。在一個實施例中，以相對可調諧的孔隙度和介電常數來沉積同質的納米管層。在納米管層之前被沉積并且圖案化的薄的圖案化的電介質被用于限定穿孔位置。因此，作為穿孔導體進行操作的納米管層的那些部分通過在納米管層下方的薄的圖案化的介電層內的開口被限定。納米管層剩余的部分作為層間介電材料進行操作。通過為導電穿孔使用納米管，具有低電阻、高導熱性以及高機械穩定性的導電穿孔可以被實現。此外，通過為層間電介質使用納米管，具有高結構完整性的低k電介質可以被實現。以這種方式，同質的納米管層可以被用于提供改進的導電穿孔和改進的層間介電材料。

圖1說明了半導體器件10在工藝的一個階段。半導體器件10包括在底層12上形成的導電層14。底層12可能包括半導體襯底和在半導體襯底上的任何數量的層，所述層可能包括電路和互連層。所述半導體襯底可以是任何半導體材料或材料的組合，例如砷化鎵、硅鍺、絕緣體上硅（SOI）、硅、單晶硅等等，以及上述的組合。在一個實施例中，導電層14相當于導電線，所述導電線是半導體器件10的互連層的一部分，導電穿孔與所述導電線進行電接觸。在一個實施例中，導電層14是銅?；蛘撸渌饘倏梢员皇褂?。

圖2說明了圖1的半導體器件10在工藝的隨后階段。在圖2中，導電層16在導電層14上被形成。在一個實施例中，導電層16包括在導電層14上的鈦阻擋層以及在鈦阻擋層上的鉭接觸層。在替代實施例中，除了鈦和鉭之外或者替代鈦和鉭，其它金屬可以被使用。此外，導電層16可以包括任何數量的導電層，包括為后來形成的導電穿孔提供歐姆接觸的材料。

圖3說明了圖2的半導體器件10在工藝的隨后階段。在圖3中，介電層18在導電層16上被形成。在一個實施例中，介電層18可以通過沉積被形成。在一個實施例中，介電層的厚度小于或等于10納米以及介電層可能包括氧化物或氮化物，例如，Si₃N₄、SiON等等。介電層18還可以是低k硅層。介電層18可能還包括多個層。

圖4說明了圖3的半導體器件10在工藝的隨后階段，其中介電層18被圖案化以形成開開口20。開口20穿過介電層18延伸以暴露導電層16。正如在下文將要被更詳細地描述一樣，開口20限定了半導體器件10的導電穿孔的位置。