[發明專利]一種根據信號線長度設計信號線上拉電阻的方法

在審

• 申請號: 201310028868.8
• 申請日: 2013-01-25
• 公開（公告）號: CN103106303A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 張鋒
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及計算機通信領域，具體涉及一種根據信號線長度設計信號線上拉電阻的方法。

背景技術

在I2C的設計中，之前的板型和外圍的設備信息相對較少，板型結構簡單，對于I2C的拓撲而言，更多的是單端對單端的設計，沒有涉及到單根I2C對多路I2C設備的情況。同時各個板卡的外接設備也是越來越多，隨著設備的增多，主板上需要做I2C管理的要求也越來越多，更多的I2C被要求支持多路設備。

在我們的設計中，I2C是作為BMC的輸出信號，能夠通過I2C來實現設備信息的讀取、設備在線的寄存器修改、設備的信息共享等功能。I2C信號設計的好壞決定了主板上各個部件工作的穩定性甚至是可工作性。隨著板型擴大，I2C的信號設計也越來越難，長度越長，信號線的衰減就越厲害，并且隨著信號線容性的不同，各個信號線的品質也不盡相同，如何才能在當前的主板上選擇合適的I2C信號設計線路是當前設計中最為重要的問題。

I2C?總線支持任何IC?生產過程(NMOS?CMOS、雙極性）。兩線――串行數據（SDA）和串行時鐘?（SCL）線在連接到總線的器件間傳遞信息。每個器件都有一個唯一的地址識別（無論是微控制器——MCU、LCD?驅動器、存儲器或鍵盤接口），而且都可以作為一個發送器或接收器（由器件的功能決定）。

I2C的時鐘頻率相對而言，也不是很快，最小的I2C時鐘在100K，最大的也就是400K，在目前的硬件環境下，理應能夠支持更多以及更長設計的I2C線路。但是實際的I2C測試中，會碰到更多的問題就是I2C的上升時間出問題以及上升幅度有問題或者是建立保持時間有問題，導致I2C上的設備不能正常工作。

發明內容

本發明的技術任務是解決現有技術的不足，提供一種根據信號線長度設計信號線上拉電阻的方法。

本發明的技術方案是按以下方式實現的，在I2C的具體線路設計和Layout設計中，首先要明確設計線路采用的線的容性，由于設計拓撲的不同，各個I2C的Layout?設計長度也不盡相同，在實際的設計計算中，I2C的線寬保持在10mil，線的容性計算根據每inch約為3.3pf的容性來計算，實際的Layout設計完成之后，用Layout的距離計算器對每根I2C的線長都做具體的量取，根據設計要求，在BMC的輸出端設計符合當前I2C線路的具體上拉電阻，通過這個方式的修改，才能在后續的測試中，使I2C的各個測量值都能符合產品要求。

本發明的有益效果：工藝簡單有效，能顯著提高穿品質量和提高生產效率。

附圖說明

圖1是浪潮主板的I2C拓撲結構表；

圖2是I2C設計線路圖；

圖3是I2C的SI測試曲線圖。

具體實施方式

下面結合附圖對本發明的方法作進一步詳細說明。

I2C的拓撲設計：BMC在I2C的出口端能夠最大支持9路I2C的輸出。在I2C的協議中，有7位尋址方式：第一個字節的頭7?位組成了設備地址，最低位（LSB）是第8?位，它決定了傳輸的方向。第一個字節的最低位是“0”，表示BMC會寫信息到被選中的設備；“1”表示BMC會向設備讀信息，當發送了一個地址后，系統中的每個器件都在起始條件后將頭7?位與它自己的地址比較，如果一樣，器件會判定它被BMC尋址，至于是設備接收器還是設備發送器，都由R/W?位決定的。因此設備地址在一根I2C的設計拓撲中，是不能重復的。按照目前浪潮的板卡設計規劃，可以分為Host類、溫度類、PCIE外界板卡類等幾個大類。同時板卡的溫度讀取中，為了在同一個I2C的線上能夠支持更多的溫度監控點，選擇的EMC1053溫度測試設備同樣有多種型號，每個型號都具有不同的address，是I2C在系統應用中不會有沖突。

在I2C的具體線路設計和Layout設計中，首先要明確設計線路采用的線的容性。由于前面設計拓撲的不同，各個I2C的Layout?設計長度也不盡相同，在實際的計算中，I2C的線寬保持在10mil，線的容性計算根據每inch約為3.3pf的容性來計算。實際的Layout設計完成之后，用Layout的距離計算器對每根I2C的線長都做具體的量取，根據表格二的內容，在BMC的輸出端設計符合當前I2C線路的具體上拉電阻，通過這個方式的修改，才能在后續的測試中，使I2C的各個測量值都能符合產品要求。

I2C設計的線容性和電阻關系表如下表所示：