[發明專利]一種服務器主板設計方法

有效

• 申請號: 201310028824.5
• 申請日: 2013-01-25
• 公開（公告）號: CN103064477B
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 劉濤
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F1/16
• 分類號: G06F1/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種服務器主板設計方法，其特征在于：其具體設計過程為：

步驟一、首先按照服務器主板周邊電路的搭建需求及可編程邏輯控制器的功能實現方式，將服務器主板的邏輯功能進行整合劃分；

步驟二、完成電壓水平轉換，使各邏輯信號保持一致電位水平，可編程邏輯控制器平滑控制各信號源；

步驟三、將劃分的各邏輯功能模塊所需控制信號集中連接于可編程邏輯控制器，由可編程邏輯控制器編程實現各邏輯功能；

步驟四、可編程邏輯控制器完成調試工作；

步驟五、調試服務器主板，完成設計過程；

所述步驟一中服務器主板根據邏輯功能劃分成邏輯運算單元、延時觸發單元、數據緩沖鎖存單元、中斷觸發單元、故障信息采集單元，邏輯運算單元通過在可編程邏輯控制器處增加外置的4.7K上拉電阻連接3.3V電平，其中數據緩沖鎖存單元通過在可編程邏輯控制器輸入端加入施密特觸發器，在可編程邏輯控制器輸出端加入高阻態輸出方式，實現數據的總線驅動隔離。

2.根據權利要求1所述的一種服務器主板設計方法，其特征在于：所述步驟二中的電壓水平轉換是指將5V電壓、1.8V電壓信號轉換至TTL 3.3V電壓水平，使各邏輯信號保持一致電位水平。

3.根據權利要求1所述的一種服務器主板設計方法，其特征在于：所述步驟三中的各功能模塊分別連接于可編程邏輯控制器的GPIO管腳。

4.根據權利要求1所述的一種服務器主板設計方法，其特征在于：所述延時觸發單元采用對外置晶振輸入分頻計數的方式實現，晶振頻率選為32.768k。

5.根據權利要求1所述的一種服務器主板設計方法，其特征在于：所述中斷觸發單元觸發過程中，在首次檢測到中斷輸入信號后，可編程邏輯控制器在等待30ms后，再次采集該中斷輸入信號，若該中斷輸入信號仍有效，則啟動中斷處理程序。

6.根據權利要求1所述的一種服務器主板設計方法，其特征在于：所述故障信息采集單元的采集信息時，采用并/串數據流轉換的方式，將外置的并行監測點信息通過一片可編程邏輯控制器，將并行的數據轉換為串行數據流輸入到控制核心可編程邏輯控制器，控制核心可編程邏輯控制器內部采用串數據流解碼轉換，實現并行數據的輸入。