[發(fā)明專利]邏輯兼容RRAM結(jié)構(gòu)和工藝

有效

• 申請(qǐng)?zhí)枺?/td>: 201310028373.5
• 申請(qǐng)日: 2013-01-24
• 公開（公告）號(hào): CN103811514A
• 公開（公告）日: 2014-05-21
• 發(fā)明（設(shè)計(jì)）人: 涂國(guó)基;朱文定;廖鈺文;張至揚(yáng);陳俠威;楊晉杰
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L27/24
• 分類號(hào): H01L27/24;H01L45/00;H01L21/768
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路，更具體而言，涉及RRAM結(jié)構(gòu)和工藝。

背景技術(shù)

在過去的數(shù)十年間，半導(dǎo)體集成電路產(chǎn)業(yè)經(jīng)歷了快速發(fā)展。半導(dǎo)體材料和設(shè)計(jì)中的技術(shù)進(jìn)步產(chǎn)生了日益更小以及更復(fù)雜的電路。因?yàn)榕c加工和制造相關(guān)的技術(shù)也經(jīng)歷了技術(shù)進(jìn)步，所以這些材料和設(shè)計(jì)進(jìn)步成為可能。在半導(dǎo)體發(fā)展的過程中，隨著可以可靠地做出的最小元件的尺寸的減小，每單位面積上的互連器件的數(shù)量在增加。

半導(dǎo)體方面的許多技術(shù)進(jìn)步產(chǎn)生于存儲(chǔ)器器件領(lǐng)域。電阻式隨機(jī)存取存儲(chǔ)器(RRAM)是一種非易失性存儲(chǔ)器類型，其對(duì)于將來的存儲(chǔ)器技術(shù)的發(fā)展是一種可能的侯選物。一般，RRAM單元通常使用介電材料，雖然其在正常情況下絕緣，但是在施加特定電壓之后可能通過形成的絲狀路徑或?qū)щ娐窂綄?dǎo)電。一旦形成絲狀體，其可以通過適當(dāng)施加的電壓進(jìn)行設(shè)置(即，重新形成，使RRAM單元之間產(chǎn)生更低的電阻)或重新設(shè)置(即，斷開，使RRAM單元之間產(chǎn)生高電阻)。低阻態(tài)和高阻態(tài)可以用來根據(jù)電阻態(tài)指示數(shù)字信號(hào)“1”或“0”，并因此提供可以儲(chǔ)存位元的非易失性存儲(chǔ)器單元。

嵌入式存儲(chǔ)器產(chǎn)品，如同許多其他半導(dǎo)體產(chǎn)品，面臨制造時(shí)間和成本壓力。使用更少和/或更簡(jiǎn)易的工藝步驟來制造RRAM單元的能力是非常需要的?？梢灾辽俨糠值乩猛瑫r(shí)形成器件的邏輯區(qū)域中所需的結(jié)構(gòu)的相同的工藝步驟中的一些步驟形成的RRAM單元也是非常需要的。因此，期望提供改進(jìn)的RRAM單元結(jié)構(gòu)和制造工藝。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一方面，提供了一種在半導(dǎo)體器件中形成的存儲(chǔ)器單元，所述存儲(chǔ)器單元包括：第一電極，通過位于第一介電層中的第一開口共形形成，所述第一介電層形成在包含第一金屬層的襯底上，所述第一開口被配置成在所述第一電極和所述第一金屬層之間實(shí)現(xiàn)物理接觸；電阻層，共形形成在所述第一電極上；第二電極，共形形成在所述電阻層上；以及第二介電層，共形形成在所述第二電極上，所述第二介電層包含第二開口；其中：所述第一電極和所述電阻層共同包括延伸超出所述第一開口限定的區(qū)域第一距離的第一唇形區(qū)域；所述第二電極和所述第二介電層共同包括延伸超出所述第一開口限定的區(qū)域第二距離的第二唇形區(qū)域；以及使用延伸穿過所述第二開口的通孔將所述第二電極連接至所述第二金屬層。

在所述的存儲(chǔ)器單元中，所述第一唇形區(qū)域處于第一高度，所述第一高度不同于位于所述第一開口限定的區(qū)域中的相應(yīng)的第一電極和電阻層的第二高度；以及所述第二唇形區(qū)域處于第三高度，所述第三高度不同于所述第一高度、所述第二高度和位于所述第一開口限定的區(qū)域中的相應(yīng)的第二電極和第二介電層的第四高度。

在所述的存儲(chǔ)器單元中，所述第一電極包含選自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN和Cu所組成的組的至少一種材料；所述第二電極包含選自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN和Cu所組成的組的至少一種材料；所述第一介電層包含選自由SiC、SiON和Si₃N₄所組成的組的至少一種材料；以及所述第二介電層包含選自由SiC、SiON和Si₃N₄所組成的組的至少一種材料。

在所述的存儲(chǔ)器單元中，所述電阻層包含選自由NiO、TiO、HfO、ZrO、ZnO、WO₃、Al₂O₃、TaO、MoO和CuO所組成的組的至少一種材料。

在所述的存儲(chǔ)器單元中，所述第一介電層和所述第二介電層是停止層。

在所述的存儲(chǔ)器單元中，所述第一電極的厚度在3nm和50nm之間變化；以及所述第二電極的厚度在3nm和50nm之間變化。

在所述的存儲(chǔ)器單元中，所述電阻層的厚度在1nm和30nm之間變化。

在所述的存儲(chǔ)器單元中，所述第一介電層的厚度在10nm和50nm之間變化；以及所述第二介電層的厚度在10nm和50nm之間變化。

在所述的存儲(chǔ)器單元中，所述第二距離在10nm和30nm之間變化；以及所述第一距離介于10nm和30nm之間并且大于所述第二距離。

在所述的存儲(chǔ)器單元中，所述第一距離和所述第二距離基本相同。在一個(gè)實(shí)施例中，所述第一距離和所述第二距離都介于10nm和60nm之間。