[發明專利]一種半導體器件及其制備方法

在審

• 申請號: 201310025851.7
• 申請日: 2013-01-22
• 公開（公告）號: CN103943504A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: 李勇;居建華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/417;H01L29/32
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種半導體器件的制備方法，包括：

提供半導體襯底；

在所述半導體襯底上形成虛擬柵極結構；

在所述虛擬柵極結構的側壁上形成偏移側壁；

在所述虛擬柵極結構兩側的所述襯底中執行LDD離子注入，以形成輕摻雜源漏；

在所述偏移側壁上形成間隙壁；

在所述虛擬柵極結構兩側的所述襯底中執行源漏離子注入，以形成源漏區；

在所述襯底上執行應力記憶技術的步驟；

在所述源漏區上外延生長SiC層，以形成抬升的SiC源漏極；

在所述襯底上形成接觸孔蝕刻停止層；

去除所述虛擬柵極結構中的多晶硅層，并形成金屬柵極；

其中，在所述LDD離子注入或所述源漏離子注入步驟中，在所述源漏區中形成位錯。

2.根據權利要求1所述的方法，其特征在于，所述源漏離子注入采用預非晶化摻雜和共同離子注入方法的組合。

3.根據權利要求1所述的方法，其特征在于，所述半導體襯底包含NMOS區域和PMOS區域。

4.根據權利要求3所述的方法，其特征在于，所述方法還包括以下步驟：

在所述PMOS區域的源漏區形成凹槽并外延生長SiGe層。

5.根據權利要求1所述的方法，其特征在于，所述半導體器件為NMOS。

6.根據權利要求1所述的方法，其特征在于，所述應力記憶技術步驟包括：形成應力層、執行退火步驟，然后去除所述應力層。

7.根據權利要求1所述的方法，其特征在于，外延生長SiC層的同時進行原位摻雜磷或砷。

8.根據權利要求1所述的方法，其特征在于，所述方法還包括在所述SiC源漏極上形成接觸塞的步驟。

9.一種半導體器件，包括：

半導體襯底；

源漏區，位于所述半導體襯底中，所述源漏區具有位錯；

以及位于所述源漏區上的外延SiC層，其為抬升的SiC源漏極。

10.根據權利要求9所述的器件，其特征在于，所述器件還包括位于源漏區之間的金屬柵極。