[發明專利]具有降低功率消耗的流水線模數轉換器

有效

• 申請號: 201310024955.6
• 申請日: 2013-01-23
• 公開（公告）號: CN103219996B
• 公開（公告）日: 2018-03-23
• 發明（設計）人: 道格拉斯·A·加里蒂
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 中原信達知識產權代理有限責任公司11219
• 代理人: 李佳,穆德駿

技術領域

本公開通常涉及模數轉換器的領域，更具體地說，涉及一種流水線模數轉換器，所述流水線模數轉換器提供高采樣速率，同時也有超過其它類型流水線模數轉換器的降低功率使用。

背景技術

應用例如數字視頻、無線通信、以及傳感器信號解讀通常需要低功率和高速模數信號轉換。流水線模數轉換器(ADC)提供高吞吐量和小區域的組合。流水線ADC通常被用于中等到高分辨率的應用，當信號通過每個管道級被處理時，所述應用可以容許與流水線相關聯的等待時間。

為了與增加的系統時鐘和數據速率保持同步，一種對并聯ADC陣列進行時間交織以實現高吞吐量的技術已經被應用于各種各樣的應用，包括數字存儲示波器。傳統上，當每個ADC級的內部電路以慢的內部頻率(例如，兩個并聯流水線的一半采樣頻率)處理輸入流的采樣時，在這樣并聯ADC流水線中，輸入電壓以所需采樣速率被轉換為數字代碼。這緩和了在ADC流水線級的內部電路的限制。

這種并聯信號處理的缺點就是并聯流水線通道在等于并聯管道數目的多個時鐘邊緣上采樣輸入信號。此外還可以存在不匹配(增益誤差)、偏移、以及通道之間的定時不精確。這可以有在整體ADC系統的頻率響應內生成顯著雜散的效果。已經被用于校正這些輸出問題(例如，電路的校準和自動調零、或時鐘電路的設計)的技術顯示了以較高輸入頻率的缺陷、或需要使用電路，所述電路在不促進轉換處理的情況下消耗功率和空間。

因此需要具有一種ADC，其提供并聯流水線ADC的高速和低功率效益，同時避免由傳統時間交織流水線ADC方法展現的頻率響應問題。

發明內容

提供了一種流水線模數轉換器(ADC)，由于幾乎第一流水線級以是輸入采樣速率的分數的頻率操作，因此所述流水線模數轉換器具有高輸入采樣速率和低功率消耗的優勢。流水線ADC的第一級具有內部操作頻率，所述內部操作頻率是完全ADC采樣速率，并且在相同時鐘邊緣上為每個采樣進行輸入信號采樣。隨后的流水線級具有并聯輸入采樣電路，并且因此可以以降低的速率采樣由先前的級所提供的輸入信號。這導致了輸入采樣電路的降低的操作頻率，所述輸入采樣電路通過那些級提供功率消耗的降低。由于在相同時鐘邊緣上為每個采樣進行輸入信號采樣，避免了與ADC架構相關聯的頻率響應圖像生成問題，所述ADC架構在多于一個時鐘邊緣上采樣輸入信號。

附圖說明

通過參考附圖，本發明可以被更好的理解，并且其多個目的、特征，以及優點對本領域技術人員來說會非常明顯。

圖1是說明了一般的流水線ADC的簡化方框圖。

圖2是根據本發明實施例的說明了被實施的流水線ADC的最前面二個級的簡化電路圖。

圖3是描述了示例時鐘信號的相關時序圖，所述示例時鐘信號影響在圖2中說明的電路的最前面二個級的操作。

圖4是簡化電路圖，說明了根據在圖2中說明的電路在ADC轉換循環的第一時鐘周期期間的ADC流水線的第一級的有效電路配置。

圖5是簡化電路圖，說明了根據在圖2中說明的電路在不同的時鐘周期期間的ADC流水線的第二級的有效電路配置。

圖6是簡化電路圖，說明了根據本發明的實施例被實施的流水線ADC的級m的。

除非另有說明，不同附圖中使用的相同參考符號表示相同的元素。附圖不一定按比例繪制。

具體實施方式

為了簡潔的目的，常規的技術涉及基于開關電容器的增益級、ADC架構、電壓比較電路、數字邏輯電路、以及系統的其它功能方面(以及單獨的系統操作元件)可以不在本發明中被進行詳細描述。此外，在本發明中包含的各種附圖中顯示的連接線旨在表示示例功能關系和/或各種元件之間的物理耦合。應注意一些替代的或附加功能關系或物理連接可以存在于實際的實施例中。此外，為便于討論，附圖說明了示例單端型實施，但是本領域技術人員在不脫離本公開范圍的情況下，通過使用提供的指導方針可以改編用于不同信號應用的說明的技術。