[發明專利]一種半導體器件及其制備方法

在審

• 申請號: 201310023826.5
• 申請日: 2013-01-22
• 公開（公告）號: CN103943492A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: 甘正浩;馮軍宏
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/3115
• 分類號: H01L21/3115;H01L21/28;H01L29/51
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體領域，具體地，本發明涉及一種半導體器件及其制備方法。

背景技術

隨著半導體技術的不斷發展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實現的。目前，由于在追求高器件密度、高性能和低成本中半導體工業已經進步到納米技術工藝節點，特別是當半導體器件尺寸降到28nm或20nm甚至以下時，給制造和設計等諸多方面帶來很大挑戰。

伴隨超大規模集成電路（Ultra?Large?Scale?Integrated?circuit，ULSI）尺寸的不斷縮小，半導體器件CMOS中的柵極介電層尺寸也不斷的縮小，以獲得更高的性能，當在柵極上加恒定的電壓，使器件處于積累狀態經過一段時間后，柵極介電層就會擊穿，這期間經歷的時間就是在該條件下的壽命，也就是一般所說的與時間相關電介質擊穿（time?dependent?dielectric?breakdown，TDDB），所述TDDB是衡量所述柵極介電層穩定性的關鍵因素之一，對于尺寸小的器件例如28nm或20nm甚至以下尤為如此。

特別是當所述柵極疊層由多晶硅柵極轉變為高K/金屬柵極，所述器件的結構變得更為復雜，如圖1所示，所述多晶硅柵極包含位于襯底101上多晶硅層102以及SiON層103，如圖2所示，所述高K/金屬柵極包括位于襯底上101的界面層104、高K介電層105、蓋帽層106、功函數層107以及金屬柵層108；而且所述與時間相關電介質擊穿（time?dependent?dielectricbreakdown，TDDB）更加成為挑戰，高K介電層自身的厚度增加，大大降低了和等效氧化層厚度（equipment?oxide?thickness，EOT）SiO2時的漏電可能性。所以現有技術中通常會采用金屬柵極來解決閾值電壓填塞（Vt?pinning）、聲子散射（Phonon?scattering）和多晶硅耗盡效應（Poly?depletion?effect）。界面層提高高K介電層和硅通道之間的界面，來提高所述功函數層的成核和生長更加均一。

隨著器件尺寸的縮小，通過選用所述高K/金屬柵極的厚度提高所述器件的性能并不能完全消除漏電效應，而且效果也有待于提高，因此，需要對目前半導體器件的制備方法進行改進，以消除上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明為了克服目前存在問題，提供了一種半導體器件的制備方法，包括：

提供半導體襯底；

在所述襯底上形成界面層、高K介電層；

在含氧氣氛中進行室溫固化，以使氧擴散至所述高K介電層中，抑制氧空位的形成，降低漏電，改善與時間相關電介質擊穿；

在所述高K介電層上形成金屬柵極。

作為優選，所述室溫固化時間為1-100h。

作為優選，所述含氧氣氛中氧氣的體積分數為20％-100％。

作為優選，在進行所述室溫固化之前還包括對所述界面層、高K介電層進行退火的步驟。

作為優選，形成所述金屬柵極的方法為：

在所述高K介電層上沉積覆蓋層和多晶硅層，以形成柵堆棧層；

蝕刻所述柵堆棧層以在所述襯底上形成虛設柵極結構；

去除所述虛設柵極結構中所述的多晶硅層；

在所述覆蓋層上形成金屬柵極。

作為優選，所述金屬柵極由依次層疊的功函數金屬層和金屬材料層組成。

作為優選，所述覆蓋層為TiN層。

作為優選，所述界面層為氧化硅。

作為優選，所述功函數金屬層包括一層或多層TiAl、TiN、TaN、Ta或其組合。

作為優選，所述高K介電層為HfO₂。

作為優選，所述覆蓋層和所述多晶硅層之間設有阻擋層。

作為優選，其中所述阻擋層為TaN或AlN層。

本發明還提供了一種上述的方法制備得到的半導體器件。