[發明專利]一種數字化信號的處理方法

有效

• 申請號: 201310023097.3
• 申請日: 2013-01-22
• 公開（公告）號: CN103095448A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 崔小崗;王一凡;李宏強
• 申請（專利權）人: 廣西寶恒電子科技有限公司
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 北京遠大卓悅知識產權代理事務所(普通合伙) 11369
• 代理人: 李韻

技術領域

本發明涉及一種數字化信號的處理方法及裝置，屬于信號處理分析技術領域。

背景技術

在數字化信息處理中，我們經常會用到各種各樣的算法，比如常見的各類加密解密算法，比如傅立葉變換算法(FFT/DFT)等等，在不同的應用場合和領域，采用適當的數據算法，可以實現各種不同的目標。目前對數字化信號的處理多采用浮點運算的方法處理，但是因為計算機只能存儲整數，對于海量的數字化信號處理，一般的浮點運算可能很慢且會有誤差，無法滿足高要求的數字化信號的處理和分析，且DSP無法發揮其最大的功效；而且對于一些比較重要的數據也無法在前處理過程中加密。

發明內容

本發明設計開發了一種數字化信號的處理方法及基于DSP的數字化信號處理裝置。本發明的中的方法將數字化信號全部以定點運算處理并加密，提高了數字化信號處理的效率、準確性和安全性。

本發明提供的技術方案為：

一種數字化信號的處理方法，其特征在于，包括：

步驟1、前置系統接收原始數字化信號并將其通過傳輸系統傳輸到DSP；

步驟2、在所述DSP上，對于接收到的所述原始數字化信號數據，進行初步統計，確定包含所述原始數字化信號中的所有單個元素的基本集合；所述基本集合中的每個單個元素按其在所述基本集合中的順序一一映射一從m開始的順序的自然數，建立一基本數據集合，其中所述基本數據集合中的自然數的進位方式為十進制；

步驟3、所述原始數字化信號中的n個元素，對應其在所述基本數據集合中的數值，按其在所述原始數字化信號中的順序生成一由n個自然數組成的0階遺序；

步驟4、所述0階遺序中的第1個數以在所述基本數據集合的最后一位或第一位開始排序，得到實際位序，所述實際位序加上m-1得到順序位序，將所述第1個數放在所述基本數據集合的最后一位并將所述基本數據集合中與所述第1個數相同的數消除，生成第一基本數據集合，并消除0階遺序中的所述第1個數且將所述第1個數的順序位序放在所述0階遺序的第一位；所述0階遺序中第2個數，按照所述第一基本數據集合的順序按上述方法排序生成第二基本數據集合，并將按照第一基本數據集合的順序且按上述方法生成的所述第2個數的順序位序放在所述0階遺序的第二位且消除所述第2個數，依次類推，所述0階遺序中的第n個數以第n-1基本數據集合的順序且按上述方法排序生成第n基本數據集合，并將按照第n-1基本數據集合的順序且按上述方法生成的所述第n個數的順序位序放在所述0階遺序的第n位且消除所述第n個數，每個所述原始數字化信號的元素的順序位序組成了1階遺序；

步驟5、按照同樣的方式，對于1階遺序的數據進行處理，所述可得到2階遺序，同樣的，可得到n階遺序，其中每任意階遺序中的第一個數的處理都是以所述基本數據集合開始；

步驟6、所述DSP將所述產生的n階遺序輸出到后續處理系統處，直接作為結果或輔助數據，進行后續處理。

一種基于DSP的數字化信號的處理裝置，其特征在于，包括：

至少一個DSP芯片，其連接所述前置系統和第一同步動態隨機存儲器；

所述前置系統包括：FPGA、第二同步動態隨機存儲器、第三同步動態隨機存儲器、FLASH存儲器、A/D轉換器、ARM芯片、電源、USB?HOST、JTAG、DM9000、RS232和RS485，所述FPGA連接所述DSP芯片、ARM芯片、電源、第二同步動態隨機存儲器和A/D轉換器，所述ARM芯片連接所述USB?HOST、JTAG、DM9000、RS232、RS485、FLASH存儲器第三同步動態隨機存儲器和后續處理系統。

本發明的有益效果：本發明所述的數字化信號的處理方法全部采用定點運算增加了數字化信號處理的準確性，提高了數字化信號處理的速度，最大限度發揮出了DSP-尤其是定點DSP的處理能力，從而了也提高了和DSP連用的其它芯片或硬件的工作效率。由于方法本身采取的排序、查找及遞歸均屬于最基本的算法，具備嚴格穩定的時間復雜度，在一些嚴格要求與時間相關的應用場合具有極大的意義。同時本發明所述的字化信號的處理方法本身對數字化信號有加密的功效，在一些場合下可以替代混淆器使用，完全防止了某些利用語言統計規律進行破解的方法，同時其嚴格精確的時間復雜度相關性，可完全防止暴力破解法，防止了一些重要的信號或數據被破解而泄露的危險。

附圖說明

圖1為本發明所述的一種數字化信號的處理方法的流程示意圖。

圖2為本發明所述的一種基于DSP的數字化信號的處理裝置結構圖。