[發(fā)明專利]確定性高整體性多處理器片上系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201310022892.0
• 申請日: 2013-01-22
• 公開（公告）號: CN103294638A
• 公開（公告）日: 2013-09-11
• 發(fā)明（設計）人: N.威爾特;S.格雷;M.弗萊徹爾
• 申請（專利權）人: 霍尼韋爾國際公司
• 主分類號: G06F15/16
• 分類號: G06F15/16
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 馬永利;劉春元

技術領域

技術領域一般地涉及片上系統(tǒng)，并且更特別地涉及最小化與低功率耗散以及低輸入/輸出（I/O）處理延遲一致的高整體性系統(tǒng)的體積和重量。

背景技術

當前片上系統(tǒng)（“SoC”）架構在具有共享資源的不對稱多處理（AMP）和對稱多處理（SMP）配置兩者中使用多處理器核，共享資源包括共享L2和L3高速緩存、共享I/O接口和/或共享存儲器。共享資源的使用可能導致減少性能的時間不確定和部件延遲。而且，當前解決方案也不提供允許鎖步（lockstep）自檢對能力的芯片架構。

因而，對于其中存儲器大小要求更可管理的太空和其他宇宙空間應用而言，希望具有系統(tǒng)的片上主存儲器。還希望從主計算處理器卸載I/O處理并且仍保持與外部I/O接口的高整體性。

發(fā)明內容

一種系統(tǒng)集成在單個管芯（die）上。集成在單個管芯上的系統(tǒng)包括主要共享總線、次要共享總線和嵌入式動態(tài)隨機訪問存儲器（eDRAM）。該系統(tǒng)還包括與eDRAM可操作通信的主要處理器以及經(jīng)由次要總線與eDRAM可操作通信的次要處理器。主要和次要處理器同步地操作。系統(tǒng)還包括經(jīng)由主要共享總線與主要處理器可操作通信的具有自檢對（SCP）邏輯模塊的第一I/O外部接口以及經(jīng)由次要共享總線與次要處理器可操作通信的具有SCP邏輯模塊的第二I/O外部接口。

一種系統(tǒng)集成在單個管芯上。該系統(tǒng)包括主要共享總線、次要共享總線和嵌入式動態(tài)隨機訪問存儲器（eDRAM），該存儲器包括第一端口和第二端口。該系統(tǒng)還包括經(jīng)由第一端口與eDRAM可操作通信的主要處理器；以及經(jīng)由次要總線和第二端口與eDRAM可操作通信的次要處理器。主要和次要處理器同步地操作。

此外，結合附圖和該背景技術，本發(fā)明的其他希望特征和特性將根據(jù)本發(fā)明的后續(xù)詳細描述以及所附權利要求書而變得清楚。

附圖說明

下文將結合以下附圖描述本發(fā)明，其中同樣的數(shù)字表示同樣的元素，并且

圖1是高整體性雙SoC系統(tǒng)的簡化框圖；

圖2是根據(jù)實施例的SoC系統(tǒng)的簡化框圖；

圖3是并入實施例中的簡化示例性自檢對（SCP）邏輯系統(tǒng)；

圖4是高整體性SoC的另一實施例；以及

圖5是高整體性SoC系統(tǒng)的替代實施例。

具體實施方式

以下詳細描述本質上僅是示例性的并且不旨在限制在此公開的主題的應用和使用。如在此使用的那樣，詞語“示例性”意味著“充當示例、實例或說明”。因此，在此描述為“示例性”的任何實施例不一定被認為相對于其他實施例是優(yōu)選的或有優(yōu)勢的。在此描述的所有實施例是提供用于使本領域技術人員能夠制造或使用實施例的示例性實施例并且不限制權利要求書限定的本發(fā)明的范圍。此外，不意圖由在之前的技術領域、背景技術、發(fā)明內容或以下詳細描述中呈現(xiàn)的任何明示或暗示的理論界定。

本領域技術人員將理解結合在此公開的實施例描述的各種說明性邏輯塊、模塊、電路以及算法步驟可以實現(xiàn)為電子硬件、計算機軟件或兩者的組合。在功能和/或邏輯塊部件（或模塊）以及各種處理步驟方面在上面描述了一些實施例和實現(xiàn)。然而，應該理解此類塊部件（或模塊）可以通過被配置為執(zhí)行指定功能的任何數(shù)量的硬件、軟件和/或固件部件實現(xiàn)。為了清楚地說明硬件和軟件的該可互換性，在下面一般地在它們的功能方面描述各種說明性部件、塊、模塊、電路和步驟。此類功能性實現(xiàn)為硬件還是軟件取決于施加于整體系統(tǒng)上的特定應用和設計約束。技術人員可以針對每個特定應用以不同的方式實現(xiàn)描述的功能性，但是不應將此類實現(xiàn)決定解釋為引起從本發(fā)明范圍的脫離。例如，系統(tǒng)或部件的實施例可以采用各種集成的電路部件，例如，存儲器元件、數(shù)字信號處理元件、邏輯元件、查找表等，它們可以在一個或多個微處理器或其他控制設備的控制下執(zhí)行多種功能。此外，本領域技術人員將理解在此描述的實施例僅是示例性實現(xiàn)。

結合在此公開的實施例描述的各種說明性邏輯塊、模塊和電路可以利用以下內容實現(xiàn)或執(zhí)行：通用處理器、數(shù)字信號處理器（DSP）、專用集成電路（ASIC）、現(xiàn)場可編程門陣列（FPGA）或其他可編程邏輯器件、分立門或晶體管邏輯、分立硬件部件或設計用于執(zhí)行在此描述的功能的它們的任何組合。通用處理器可以是微處理器，但是在替代方案中，處理器可以是任何常規(guī)處理器、控制器、微控制器或狀態(tài)機。處理器還可以實現(xiàn)為計算設備的組合，例如，DSP和微處理器、多個微處理器、結合DSP核的一個或多個微處理器或任何其他此類配置的組合。