[發明專利]半導體裝置

無效

• 申請號: 201310022369.8
• 申請日: 2013-01-22
• 公開（公告）號: CN103943623A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: 李召兵;許正源;任馳
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體裝置，包括：

至少一第一柵極設置于一半導體基底上；以及

第三柵極，設置于一淺溝槽隔離中，其中該第一柵極部分重疊該第三柵極與該淺溝槽隔離，且該第三柵極包括至少一突出部。

2.如權利要求1所述的半導體裝置，其中該第三柵極的該突出部的一頂面實質上高于該淺溝槽隔離的一頂面。

3.如權利要求1所述的半導體裝置，其中該淺溝槽隔離設置于該半導體基底中，該突出部位于該第一柵極下方，且該第一柵極部分重疊該突出部。

4.如權利要求1所述的半導體裝置，其中該突出部位于該第一柵極的一側。

5.如權利要求4所述的半導體裝置，其中該突出部的一頂面實質上介于該半導體基底的一原始表面與該第一柵極的一頂面。

6.如權利要求1所述的半導體裝置，另包括：

第二柵極；

第一介電層設置于該半導體基底與該第一柵極之間；以及

第二介電層設置于該第一柵極與該第二柵極之間。

7.如權利要求6所述的半導體裝置，其中該第一介電層位于該第一柵極與該第三柵極之間，且該第一介電層順應性覆蓋該突出部。

8.如權利要求6所述的半導體裝置，其中該第一柵極包括浮置柵極(floating?gate)，該第二柵極包括控制柵極(control?gate)，且該第三柵極包括抹除柵極(erase?gate)。

9.一種半導體裝置，包括：

至少二第一柵極設置于一半導體基底上；以及

第三柵極設置于一第一淺溝槽隔離中，二該第一柵極均部分重疊該第三柵極，且該第三柵極包括至少一突出部。

10.如權利要求9所述的半導體裝置，另包括至少一第二淺溝槽隔離設置于該半導體基底中。

11.如權利要求10所述的半導體裝置，其中各該第一柵極分別部分重疊該第一淺溝槽隔離與該第二淺溝槽隔離。

12.如權利要求10所述的半導體裝置，其中該第三柵極未設置于該第二淺溝槽隔離中。

13.如權利要求12所述的半導體裝置，其中該第二淺溝槽隔離的一寬度實質上小于該第一淺溝槽隔離的一寬度。

14.如權利要求9所述的半導體裝置，其中該第三柵極的該突出部的一頂面高于該第一淺溝槽隔離的一頂面。

15.如權利要求9所述的半導體裝置，其中該第一淺溝槽隔離設置于該半導體基底中，且二該第一柵極的至少一者部分重疊該突出部。

16.如權利要求9所述的半導體裝置，其中該突出部位于二該第一柵極之間，且該突出部的一頂面實質上介于該半導體基底的一原始表面與各該第一柵極的一頂面。

17.如權利要求9所述的半導體裝置，另包括：

第二柵極；

第一介電層設置于該半導體基底與各該第一柵極之間；以及

第二介電層設置于各該第一柵極與該第二柵極之間。

18.如權利要求17所述的半導體裝置，其中該第二柵極覆蓋二該第一柵極以及該第三柵極。

19.如權利要求17所述的半導體裝置，其中該第一介電層位于各該第一柵極與該第三柵極之間，且該第一介電層順應性覆蓋該突出部。

20.如權利要求17所述的半導體裝置，其中各該第一柵極包括浮置柵極(floating?gate)，該第二柵極包括控制柵極(control?gate)，且該第三柵極包括抹除柵極(erase?gate)。