[發明專利]半導體器件間隔離結構及其形成方法

有效

• 申請號: 201310022067.0
• 申請日: 2013-01-21
• 公開（公告）號: CN103066079A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 潘立陽;譙鳳英;袁方
• 申請（專利權）人: 清華大學
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/762
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

1.一種半導體器件間隔離結構，其特征在于，包括：

襯底，所述襯底的頂部表面包括具有第一摻雜類型的第一摻雜區域和具有第二摻雜類型的第二摻雜區域；

形成在所述襯底之上的半導體器件單元陣列，所述半導體單元陣列中的每個半導體器件單元為形成在所述第一摻雜區域之上的第一類半導體器件單元或者形成在所述第二摻雜區域之上的第二類半導體器件單元；

形成在相鄰兩行所述半導體器件單元之間的多個STI隔離結構；

形成在同一行中相鄰兩個不同類型的所述半導體器件單元之間的多個STI隔離結構；以及

形成在同一行中相鄰兩個相同類型的所述半導體器件單元之間的多個LOCOS隔離結構。

2.如權利要求1所述的半導體器件間隔離結構，其特征在于，還包括：形成在所述第一摻雜區域之上的第一體接觸和第一體接觸孔；以及，形成在所述第二摻雜區域之上的第二體接觸和第二體接觸孔。

3.如權利要求1所述的半導體器件間隔離結構，其特征在于，所述襯底具有隱埋氧化層。

4.一種半導體器件間隔離結構的形成方法，其特征在于，包括：

提供襯底；

在所述襯底之上形成多個STI隔離結構，所述多個STI隔離結構將所述襯底隔離為多個孤立島狀區域，其中每個所述孤立島狀區域寬度為最終形成的半導體器件陣列的行寬；

對所述多個孤立島狀區域進行摻雜，以在所述襯底的頂部表面形成多個具有第一摻雜類型的第一摻雜區域和多個具有第二摻雜類型的第二摻雜區域；

在所述襯底之上形成多個LOCOS隔離結構，所述LOCOS隔離結構將每個所述第一摻雜區域或每個第二摻雜區域隔離為一個或多個與半導體器件單元大小相匹配的空間；以及

在每個所述第一摻雜區域之上形成一個或多個第一類半導體器件單元，并且在每個所述第二摻雜區域之上形成一個或多個第二類半導體器件單元。

5.如權利要求4所述的半導體器件間隔離結構的形成方法，其特征在于，還包括：在所述第一摻雜區域之上形成第一體接觸和第一體接觸孔；以及，在所述第二摻雜區域之上形成第二體接觸和第二體接觸孔。

6.如權利要求4所述的半導體器件間隔離結構的形成方法，其特征在于，所述襯底具有隱埋氧化層。