[發(fā)明專利]芯片尺寸封裝結(jié)構(gòu)及其芯片尺寸封裝方法

有效

• 申請?zhí)枺?/td>: 201310020330.2
• 申請日: 2013-01-18
• 公開（公告）號(hào): CN103219253A
• 公開（公告）日: 2013-07-24
• 發(fā)明（設(shè)計(jì)）人: 林殿方
• 申請（專利權(quán)）人: 東琳精密股份有限公司
• 主分類號(hào): H01L21/60
• 分類號(hào): H01L21/60;H01L21/50;H01L23/488;H01L23/528
• 代理公司: 上海一平知識(shí)產(chǎn)權(quán)代理有限公司 31266
• 代理人: 須一平

技術(shù)領(lǐng)域

本發(fā)明關(guān)于一種芯片尺寸封裝結(jié)構(gòu)及其芯片尺寸封裝方法；更具體而言，本發(fā)明關(guān)于一種通過后端輸出與外部電路耦合的芯片尺寸封裝結(jié)構(gòu)及其芯片尺寸封裝方法。

背景技術(shù)

對于半導(dǎo)體產(chǎn)業(yè)而言，封裝與測試被歸類為后段工序，其中封裝作業(yè)主要用以提供產(chǎn)品保護(hù)、散熱、以及導(dǎo)通電路等功能。傳統(tǒng)的封裝作業(yè)是利用塑膠、陶磁、或金屬等材料，對自圓片（Wafer）切割后的芯片（chip）進(jìn)行封裝，以保護(hù)芯片避免受到外界污染，并實(shí)現(xiàn)芯片與電子系統(tǒng)之間的電性連接、實(shí)體支撐以及散熱等效果。

隨著科技的進(jìn)步，芯片也朝多元化方向發(fā)展，而在市場需求下，亦發(fā)展出許多不同的封裝技術(shù)。然而，因應(yīng)電子產(chǎn)品朝向輕薄短小以及高性能的發(fā)展趨勢，傳統(tǒng)封裝技術(shù)因無法迎合現(xiàn)有電子產(chǎn)品的蛻變，而逐漸被新型封裝技術(shù)所取代。在新型封裝技術(shù)中，芯片尺寸封裝（Chip?Size?Package；CSP）因具有尺寸小及成本低的潛在優(yōu)勢，已逐漸成為半導(dǎo)體封裝產(chǎn)業(yè)的一主要封裝技術(shù)。

盡管芯片尺寸封裝具有相當(dāng)吸引人的特點(diǎn)，但在技術(shù)層面上仍具有努力空間。舉例而言，由于芯片尺寸封裝必須滿足封裝完畢后所占的面積小于裸芯面積的120%的條件，故造成芯片與外部電路之間的耦合困難度相對增加。

為了克服上述問題，傳統(tǒng)的芯片尺寸封裝通過形成一重布線路層于芯片的主動(dòng)面上，使得芯片上的連接墊得以通過該重布線路層耦合至外部電路，藉以簡化芯片與外部電路之間的耦合復(fù)雜度。然而，隨著芯片的微小化，設(shè)置重布線路層于芯片上越趨困難。因此，針對個(gè)別芯片個(gè)別設(shè)置一重布線路層，若需兼顧厚度上的考量，則因須分別在芯片的主動(dòng)面及非主動(dòng)面上施做相關(guān)工序而產(chǎn)生額外工序上的成本負(fù)擔(dān)。

有鑒于此，如何改善傳統(tǒng)的芯片尺寸封裝存有芯片與外部電路之間的耦合困難度過高的問題，實(shí)為業(yè)界亟需努力的目標(biāo)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種芯片尺寸封裝結(jié)構(gòu)及其芯片尺寸封裝方法。具體而言，本發(fā)明的芯片尺寸封裝方法通過直接接合具有多個(gè)外部連接墊的一基底至一圓片的一底面，使得該圓片的一頂面的多個(gè)芯片的多個(gè)連接墊可藉由該基底的這些外部連接墊耦合至外部電路。由于該基底的工序容易，且該芯片的這些連接墊與該基底的這些外部連接墊之間的耦合困難度低，使本發(fā)明的芯片尺寸封裝結(jié)構(gòu)及其芯片尺寸封裝方法已有效簡化芯片與外部電路之間的耦合困難度。

另一方面，由于該芯片的這些連接墊是通過該基底的這些外部連接墊耦合至外部電路，故在該圓片的該底面直接接合至該基底之前，該圓片的該底面可先行進(jìn)行研磨，使該圓片的厚度可研磨的更加輕薄。此外，由于多了一層基底的保護(hù)，在切割該圓片為這些芯片時(shí)，亦可減少崩裂的發(fā)生機(jī)率，使提升產(chǎn)品良率以及降低制造成本。

為達(dá)上述目的，本發(fā)明提供了一種芯片尺寸封裝方法。該芯片尺寸封裝方法包含下列步驟：

(a)研磨一圓片的一底面；

(b)設(shè)置一基底的一底面于一載具；

(c)通過一粘著層接合該已研磨圓片的該底面至該基底的一頂面；

(d)分離該基底；

(e)耦合該已研磨圓片的多個(gè)連接墊至該基底的多個(gè)外部連接墊，其中這些連接墊形成于該已研磨圓片的一頂面，且這些外部連接墊形成于該基底的一底面；以及

(f)切割該已研磨圓片及該基底為多個(gè)芯片尺寸封裝結(jié)構(gòu)。

為達(dá)上述目的，本發(fā)明更提供了一種芯片尺寸封裝結(jié)構(gòu)。該芯片尺寸封裝結(jié)構(gòu)包含一芯片、一基底及一粘著層。該芯片包含多個(gè)連接墊，其中這些連接墊形成于該芯片的一頂面。該基底包含多個(gè)外部連接墊，其中這些外部連接墊形成于該基底的一底面且耦合至該芯片的這些連接墊。該粘著層形成于該芯片的一底面及該基底的一頂面之間。

在參閱圖示及隨后描述的實(shí)施方式后，所屬技術(shù)領(lǐng)域具通常知識(shí)者便可了解本發(fā)明的其他目的，以及本發(fā)明的技術(shù)手段及實(shí)施方式。

附圖說明

圖1為本發(fā)明的第一實(shí)施例的一流程圖；

圖2為本發(fā)明的第一實(shí)施例的一已研磨圓片1的一示意圖；

圖3為本發(fā)明的第一實(shí)施例的一基底3與一載具5的一接合示意圖；

圖4為本發(fā)明的第一實(shí)施例的已研磨圓片1與基底3的一接合示意圖；

圖5為本發(fā)明的第一實(shí)施例的載具5的一分離示意圖；

圖6為本發(fā)明的第一實(shí)施例的一芯片尺寸封裝結(jié)構(gòu)10a的一示意圖；

圖7為本發(fā)明的第一實(shí)施例的一芯片尺寸封裝結(jié)構(gòu)10b的一示意圖；