[發(fā)明專利]傳輸接口與傳輸方法及其驅(qū)動(dòng)電路與顯示裝置及電子裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310019830.4
• 申請(qǐng)日: 2013-01-18
• 公開（公告）號(hào): CN103218985A
• 公開（公告）日: 2013-07-24
• 發(fā)明（設(shè)計(jì)）人: 林春生;廖敏男
• 申請(qǐng)（專利權(quán)）人: 矽創(chuàng)電子股份有限公司
• 主分類號(hào): G09G5/00
• 分類號(hào): G09G5/00
• 代理公司: 北京中原華和知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11019
• 代理人: 壽寧;張華輝

1.一種傳輸接口，其特征在于包含:

第一輸入端，用以接收第一數(shù)據(jù)串；

第二輸入端，用以接收第二數(shù)據(jù)串；以及

處理單元，接收該第一數(shù)據(jù)串與該第二數(shù)據(jù)串，該第一數(shù)據(jù)串具有一個(gè)第一辨識(shí)比特與多個(gè)第一信息比特，該第二數(shù)據(jù)串具有多個(gè)第二信息比特，該處理單元依據(jù)該第一辨識(shí)比特與所述第一信息比特辨識(shí)寫入多個(gè)參數(shù)或多個(gè)數(shù)據(jù)至儲(chǔ)存電路或從該儲(chǔ)存電路讀取所儲(chǔ)存的內(nèi)容，該處理單元更依據(jù)所述第二信息比特進(jìn)行寫入或讀取該儲(chǔ)存電路。

2.如權(quán)利要求1所述的傳輸接口，其特征在于其中該第二數(shù)據(jù)串更包含第二辨識(shí)比特，該處理單元依據(jù)該第二辨識(shí)比特辨識(shí)所述第二信息比特為所述參數(shù)的長(zhǎng)度或是所述數(shù)據(jù)的長(zhǎng)度。

3.如權(quán)利要求2所述的傳輸接口，其特征在于其中該處理單元包含：

地址解碼單元，用以接收所述第一信息比特，并辨識(shí)所述第一信息比特為該儲(chǔ)存電路的所述參數(shù)的儲(chǔ)存地址或該儲(chǔ)存電路的所述數(shù)據(jù)的儲(chǔ)存地址而產(chǎn)生解碼信號(hào)；以及

時(shí)鐘控制單元，耦接該地址解碼單元，并依據(jù)該第一辨識(shí)比特、該第二辨識(shí)比特與該解碼信號(hào)產(chǎn)生選擇信號(hào)與拴鎖信號(hào)。

4.如權(quán)利要求3所述的傳輸接口，其特征在于其中該處理單元更包含：

選擇單元，耦接該時(shí)鐘控制單元，并依據(jù)所述第一信息比特、所述第二信息比特與該選擇信號(hào)，傳輸所述參數(shù)至該儲(chǔ)存電路；以及

數(shù)據(jù)拴鎖單元，耦接該時(shí)鐘控制單元，并依據(jù)所述第一信息比特、所述第二信息比特與該拴鎖信號(hào)，傳輸所述數(shù)據(jù)至該儲(chǔ)存電路。

5.如權(quán)利要求3所述的傳輸接口，其特征在于其中該處理單元更包含：

地址拴鎖單元，接收該第一信息比特，并依據(jù)該時(shí)鐘控制單元傳送的地址命令信號(hào)而傳送所述第一信息比特至該儲(chǔ)存電路。

6.如權(quán)利要求3所述的傳輸接口，其特征在于更包含：

第一移位暫存單元，用以暫存該第一數(shù)據(jù)串的該第一辨識(shí)比特與所述第一信息比特，之后分別輸出該第一辨識(shí)比特與所述第一信息比特至該地址解碼單元與該時(shí)鐘控制單元；以及

第二移位暫存單元，用以暫存該第二數(shù)據(jù)串的第二辨識(shí)比特與所述第二信息比特。

7.如權(quán)利要求1所述的傳輸接口，其特征在于更包含：

第一移位暫存單元，用以暫存該第一數(shù)據(jù)串的該第一辨識(shí)比特與所述第一信息比特；以及

第二移位暫存單元，用以暫存該第二數(shù)據(jù)串的第二辨識(shí)比特與所述第二信息比特。

8.如權(quán)利要求7所述的傳輸接口，其特征在于更包含：

輸入輸出單元，耦接該第一輸入端與該第二輸入端，并傳送該第一數(shù)據(jù)串的該第一辨識(shí)比特與所述第一信息比特至該第一移位暫存單元，以及傳送該第二數(shù)據(jù)串的該第二辨識(shí)比特與所述第二信息至該第二移位暫存單元。

9.如權(quán)利要求7所述的傳輸接口，其特征在于更包含：

第一拴鎖單元，用以拴鎖該第一移位暫存單元輸出的該第一辨識(shí)比特與所述第一信息比特，并輸出該第一辨識(shí)比特與所述第一信息比特至該處理單元；以及

第二拴鎖單元，用以拴鎖該第二移位暫存單元輸出的該第二辨識(shí)比特與所述第二信息比特，并輸出該第二辨識(shí)比特與所述第二信息比特至該處理單元。

10.如權(quán)利要求9所述的傳輸接口，其特征在于更包含：

邏輯電路，耦接致能線與時(shí)鐘線，并依據(jù)該致能線的致能信號(hào)與該時(shí)鐘線的時(shí)鐘信號(hào)產(chǎn)生第二時(shí)鐘信號(hào)，并傳送該第二時(shí)鐘信號(hào)至該第一移位暫存單元與該第二移位暫存單元，以作為該第一移位暫存單元與該第二移位暫存單元的時(shí)鐘；以及

除頻單元，耦接該邏輯電路，并除頻該第二時(shí)鐘信號(hào)產(chǎn)生除頻信號(hào)，并傳送該除頻信號(hào)至該第一拴鎖單元與該第二拴鎖單元，以作為該第一拴鎖單元與該第二拴鎖單元的時(shí)鐘。

11.一種傳輸方法，其特征在于其步驟包含：

傳送第一數(shù)據(jù)串的一個(gè)第一辨識(shí)比特與多個(gè)第一信息比特至傳輸接口；

傳送第二數(shù)據(jù)串的多個(gè)第二信息比特至該傳輸接口；

依據(jù)該第一辨識(shí)比特與所述第一信息比特辨識(shí)寫入多個(gè)參數(shù)或多個(gè)數(shù)據(jù)至儲(chǔ)存電路或從該儲(chǔ)存電路讀取所儲(chǔ)存的內(nèi)容；以及

依據(jù)所述第二信息比特進(jìn)行寫入或讀取該儲(chǔ)存電路。