[發明專利]一種并行RS編碼中常系數矩陣的生成裝置和方法

無效

• 申請號: 201310017863.5
• 申請日: 2013-02-05
• 公開（公告）號: CN103092816A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 張鵬;劉昌銀;萬欣;林子良;劉蕾
• 申請（專利權）人: 蘇州威士達信息科技有限公司
• 主分類號: G06F17/16
• 分類號: G06F17/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及通信領域，特別涉及一種并行RS編碼中常系數矩陣的生成方法。

背景技術

里德——索羅門（Reed-Solomon，RS）碼是一類具有很強糾錯能力的多進制BCH碼，它既能糾正隨機誤碼也能糾正信道噪聲和干擾產生的突發誤碼，在現代通信系統中得到了廣泛的應用。

并行RS編碼器的結構如圖1所示，它主要由移位寄存器、有限域加法器和有限域乘法器組成，其實現復雜度在很大程度上取決于有限域乘法器。現有技術采用矩陣連乘UV(g_i)W實現有限域乘法，其中矩陣U和矩陣W取決于采用何種對偶基，常數乘數矩陣V(g_i)是設計的關鍵。對于有限域GF(2^m)，乘數矩陣V(g_i)的維度為m×m，對于每一個系數g_i，現有技術需要進行1次查表運算得到矩陣V(g_i)的第一行元素，接著進行m-1次復雜運算分別得到矩陣V(g_i)的其余m-1行元素，每次復雜運算包括的平均運算量為m次乘法和m-1次加法。即對于每一個系數，現有方法要進行1次查表運算、(m-1)*m次乘法運算和(m-1)*(m-1)次加法運算。當m較大、乘數個數較多時存在計算量很大的問題，這將嚴重制約常系數矩陣生成速度的提高。

發明內容

針對并行RS編碼存在的構造乘數矩陣計算量大的技術缺點，本發明提供了一種快速生成常系數矩陣的方法，有效降低矩陣生成的計算量，提高常系數矩陣的生成速度。

如圖3所示，常系數矩陣的生成裝置主要由控制器、域元素二進制表示查找表、基轉換矩陣存儲器、逆基轉換矩陣存儲器、乘法運算單元、存儲單元六部分組成。整個常系數矩陣的生成過程分五步完成：第一步，根據本原多項式生成域元素二進制表示查找表，查找表的索引為域元素的冪j，其中，0≤j<2^m-1；第二步，控制器以l（生成多項式系數g_i的冪次表示形式為α^l）為索引從域元素二進制表示查找表中讀取連續m個域元素α^l,α^l+1,…,α^l+m-1的二進制表示構成乘數矩陣V(g_i)，讀取時采用循環讀取方式，若l>2^m-m-1，即從第l行到表末行不足m行時，則接著從表首行（第0行）讀取，直到讀取完m個域元素的二進制表示；第三步，控制器讀取逆基轉換矩陣U，U與V(g_i)在乘法運算單元完成乘法UV(g_i)，所得乘積T(g_i)寫入存儲單元；第四步，控制器讀取基轉換矩陣W，與存儲單元中的乘積中間值T(g_i)在乘法運算單元完成乘法T(g_i)W，所得乘積即為乘數矩陣Z(g_i)；第五步，重復第二、三、四步，得到所有系數的常系數矩陣。

綜上可見，與現有解決方案相比，對于每一個系數，本發明去掉了構造其乘數矩陣涉及的m-1次復雜運算，每次復雜運算包括的平均運算量為m次乘法和m-1次加法，即對于每一個系數，本發明省去(m-1)*m次乘法和(m-1)*(m-1)次加法，只需從域元素二進制表示查找表中取出相應的連續m個域元素的二進制表示即可構造其乘數矩陣，進而生成其常系數矩陣，計算量低，易于實現，能明顯提高常系數矩陣的生成速度。

關于本發明的優點與精神可通過接下來的發明詳述及附圖得到進一步的了解。

附圖說明

圖1是并行RS編碼器的結構框圖；

圖2給出了生成常系數矩陣的簡化流程圖；

圖3給出了常系數矩陣的生成裝置功能框圖。

具體實施方式

下面結合附圖和具體實施例對本發明作進一步說明，但不作為對本發明的限定。

RS編碼器中的運算都是在伽羅華域中完成的，伽羅華域GF(2^m)中任意元素Q都可以用基{1,α,…,α^m-1}={γ₀,γ₁，…,γ_m-1}來表示，我們稱這個基為規范基。通常用{γ₀,γ₁，…,γ_m-1}來表示GF(2^m)上的規范基。如果另外一組基{τ₀,τ₁，…,τ_m-1}滿足：