[發(fā)明專利]歪斜的靜態(tài)隨機(jī)存取存儲(chǔ)器單元

有效

• 申請(qǐng)?zhí)枺?/td>: 201310016840.2
• 申請(qǐng)日: 2013-01-17
• 公開（公告）號(hào): CN103208305B
• 公開（公告）日: 2017-08-11
• 發(fā)明（設(shè)計(jì)）人: S·A·巴德魯都扎
• 申請(qǐng)（專利權(quán)）人: 飛思卡爾半導(dǎo)體公司
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所11038
• 代理人: 馮玉清

技術(shù)領(lǐng)域

本發(fā)明總體上涉及SRAM單元，更特別地，涉及具有改善的操作裕度的歪斜的（skewed）SRAM單元。

背景技術(shù)

靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）通常用于高速應(yīng)用，諸如數(shù)據(jù)處理系統(tǒng)中的存儲(chǔ)器等。每個(gè)SRAM單元存儲(chǔ)一位數(shù)據(jù)并且實(shí)施為一對(duì)交叉耦合的反相器。SRAM單元僅在兩個(gè)可能的電壓電平之一中是穩(wěn)定的。單元的邏輯狀態(tài)由存儲(chǔ)節(jié)點(diǎn)的電壓電平?jīng)Q定，存儲(chǔ)節(jié)點(diǎn)是反相器的輸出，并且可以通過將足夠大小和持續(xù)時(shí)間的電壓施加到適當(dāng)?shù)膯卧斎雭硎箚卧淖儬顟B(tài)。

發(fā)明內(nèi)容

示范性實(shí)施例提供一種存儲(chǔ)器單元，包括：交叉耦合鎖存器，包括第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)；第一寫通道門晶體管，具有耦合在所述第一存儲(chǔ)節(jié)點(diǎn)與至少一條位線中的一條之間的一對(duì)電流端子且具有耦合到寫字線的控制端子；第二寫通道門晶體管，具有耦合在所述第二存儲(chǔ)節(jié)點(diǎn)與至少一條互補(bǔ)位線中的一條之間的一對(duì)電流端子且具有耦合到所述寫字線的控制端子；第一讀通道門晶體管，具有耦合在所述第一存儲(chǔ)節(jié)點(diǎn)與所述至少一條位線中的一條之間的一對(duì)電流端子且具有耦合到讀字線的控制端子；第二讀通道門晶體管，具有耦合在所述第二存儲(chǔ)節(jié)點(diǎn)與所述至少一條互補(bǔ)位線中的一條之間的一對(duì)電流端子且具有耦合到所述讀字線的控制端子；且其中，所述第一寫通道門晶體管和所述第二寫通道門晶體管以第一強(qiáng)度水平實(shí)現(xiàn)，且其中所述第一讀通道門晶體管和所述第二讀通道門晶體管以比所述第一強(qiáng)度水平更小的第二強(qiáng)度水平實(shí)現(xiàn)。

示范性實(shí)施例還提供一種存儲(chǔ)器陣列，包括：讀字線；寫字線；多條位線；多條互補(bǔ)位線；多個(gè)SRAM單元，每個(gè)SRAM單元包括：交叉耦合鎖存器，包括第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)；第一寫通道門晶體管，具有耦合在所述第一存儲(chǔ)節(jié)點(diǎn)與所述多條位線中的一條之間的一對(duì)電流端子且具有耦合到所述寫字線的控制端子；第二寫通道門晶體管，具有耦合在所述第二存儲(chǔ)節(jié)點(diǎn)與所述多條互補(bǔ)位線中的一條之間的一對(duì)電流端子且具有耦合到所述寫字線的控制端子；第一讀通道門晶體管，具有耦合在所述第一存儲(chǔ)節(jié)點(diǎn)與所述多條位線中的一條之間的一對(duì)電流端子且具有耦合到所述讀字線的控制端子；第二讀通道門晶體管，具有耦合在所述第二存儲(chǔ)節(jié)點(diǎn)與所述多條互補(bǔ)位線中的一條之間的一對(duì)電流端子且具有耦合到所述讀字線的控制端子；且其中，所述第一寫通道門晶體管和所述第二寫通道門晶體管以第一強(qiáng)度水平實(shí)現(xiàn)，且其中所述第一讀通道門晶體管和所述第二讀通道門晶體管以比所述第一強(qiáng)度水平更小的第二強(qiáng)度水平實(shí)現(xiàn)。

示范性實(shí)施例還提供一種制造存儲(chǔ)器單元的方法，包括：實(shí)現(xiàn)具有第一和第二存儲(chǔ)節(jié)點(diǎn)的交叉耦合鎖存器；以第一強(qiáng)度水平實(shí)現(xiàn)第一寫通道門晶體管，該第一寫通道門晶體管具有耦合在所述第一存儲(chǔ)節(jié)點(diǎn)與至少一條位線中的一條之間的一對(duì)電流端子且具有耦合到寫字線的控制端子；以所述第一強(qiáng)度水平實(shí)現(xiàn)第二寫通道門晶體管，該第二寫通道門晶體管具有耦合在所述第二存儲(chǔ)節(jié)點(diǎn)與至少一條互補(bǔ)位線中的一條之間的一對(duì)電流端子且具有耦合到所述寫字線的控制端子；以比所述第一強(qiáng)度水平更小的第二強(qiáng)度水平實(shí)現(xiàn)第一讀通道門晶體管，其中該第一讀通道門晶體管具有耦合在所述第一存儲(chǔ)節(jié)點(diǎn)和所述至少一條位線中的一條之間的一對(duì)電流端子且具有耦合到讀字線的控制端子；以及以所述第二強(qiáng)度水平實(shí)現(xiàn)第二讀通道門晶體管，該第二讀通道門晶體管具有耦合在所述第二存儲(chǔ)節(jié)點(diǎn)和所述至少一條互補(bǔ)位線中的一條之間的一對(duì)電流端子且具有耦合到所述讀字線的控制端子。

附圖說明

本發(fā)明由附圖以示例方式示出且不限于附圖，附圖中相似的附圖標(biāo)記指示相似的元件。圖中的元件以簡(jiǎn)化且清楚的方式示出，不一定是按比例繪制的。

圖1是包括根據(jù)一實(shí)施例實(shí)現(xiàn)的存儲(chǔ)器陣列的數(shù)據(jù)處理系統(tǒng)的框圖；

圖2是根據(jù)一實(shí)施例實(shí)現(xiàn)的圖1的存儲(chǔ)器陣列的更詳細(xì)的框圖；

圖3是根據(jù)一示范性實(shí)施例實(shí)現(xiàn)的圖2的單端口存儲(chǔ)器單元的示意圖；以及

圖4是根據(jù)另一實(shí)施例實(shí)現(xiàn)的雙端口存儲(chǔ)器單元的示意圖。

具體實(shí)施方式

給出下面的描述以使本領(lǐng)域普通技術(shù)人員能夠如特定應(yīng)用及其要求的背景中所規(guī)定的那樣制造和使用本發(fā)明。然而，對(duì)優(yōu)選實(shí)施例做出的各種修改將對(duì)本領(lǐng)域技術(shù)人員變得顯然，這里定義的一般原理可應(yīng)用于其它實(shí)施例。因此，本發(fā)明無意限制于這里顯示和描述的特定實(shí)施例，而是將被賦予與這里公開的原理和新穎特征一致的最寬范圍。