[發明專利]制造碳化硅半導體器件的方法和碳化硅半導體器件

無效

• 申請號: 201310016377.1
• 申請日: 2013-01-16
• 公開（公告）號: CN103258721A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 林秀樹;增田健良
• 申請（專利權）人: 住友電氣工業株式會社
• 主分類號: H01L21/04
• 分類號: H01L21/04;H01L29/78;H01L29/06
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

技術領域

本發明涉及制造碳化硅半導體器件的方法和碳化硅半導體器件，更具體地，涉及制造具有柵溝槽的碳化硅半導體器件的方法和碳化硅半導體器件。

背景技術

已知的是，通常需要權衡用于電功率的半導體器件中的導通電阻和擊穿電壓。近年來，出于提高擊穿電壓同時抑制導通電阻的目的，已提出一種具有諸如超結（super?junction）結構的電荷補償結構的半導體器件。例如，日本專利特開No.2004-342660公開了一種具有電荷補償結構的功率MOSFET（金屬氧化物半導體場效應晶體管）。

上述公開并沒有提到適于具有柵溝槽的碳化硅半導體器件的電荷補償結構。

發明內容

本發明旨在解決上述問題。本發明的目的在于在具有柵溝槽的碳化硅半導體器件中提高擊穿電壓同時抑制導通電阻。

一種制造本發明的碳化硅半導體器件的方法包括下述步驟。制備碳化硅層，所述碳化硅層具有在厚度方向上彼此相反的第一表面和第二表面。所述碳化硅層包括第一區、第二區和第三區。所述第一區構成所述第一表面并且具有第一導電類型。所述第二區設置在所述第一區上以通過所述第一區與所述第一表面隔開并且具有不同于所述第一導電類型的第二導電類型。所述第三區設置在所述第二區上，通過所述第二區與所述第一區隔離，并且具有所述第一導電類型。在所述第二表面上，形成具有底部和側壁的柵溝槽，所述柵溝槽經過所述第三區和所述第二區，直至到所述第一區。所述側壁具有由所述第一區、所述第二區和所述第三區的每個構成的區域。形成在所述厚度方向上從所述柵溝槽的底部延伸的附加溝槽。形成所述第二導電類型的第四區以填充所述附加溝槽。在所述側壁上形成柵絕緣膜，從而覆蓋所述碳化硅層的第二區。在所述碳化硅層的第二區上形成柵電極，使所述柵絕緣膜居于其間。在所述碳化硅層的第一區上形成第一電極。在所述碳化硅層的第三區上形成第二電極。

根據通過本制造方法得到的碳化硅半導體器件，通過由第四區的耗盡而產生的其它極性的固定電荷，補償由第一區的耗盡而產生的正負極性之一的固定電荷所造成的厚度方向上的電場的至少一部分。換句話講，提供了電荷補償結構。因此，厚度方向上的電場強度的最大值得以抑制。因此，可以提高碳化硅半導體器件的擊穿電壓。

優選地，所述第四區被形成為在所述厚度方向上具有大于5μm的的厚度。因此，電荷補償結構設置在厚度方向上的較大范圍內。因此，可以進一步提高碳化硅半導體器件的擊穿電壓。

優選地，形成附加溝槽的步驟包括步驟：在所述碳化硅層上形成掩膜，從而覆蓋所述側壁并且暴露所述柵溝槽的底部，并且使用所述掩膜來蝕刻所述底部。因此，在形成附加溝槽期間，掩膜可以保護柵溝槽的側壁。

優選地，在形成第四區的步驟之后且在所述形成柵絕緣膜的步驟之前去除所述掩膜。因此，可以將用于形成第四區的膜生長期間產生的不必要區域與掩膜一起去除。

優選地，形成第四區的步驟包括將所述碳化硅層加熱至加熱溫度的步驟。所述掩膜的熔點高于所述加熱溫度。因此，可以將碳化硅層與掩膜一起加熱。

優選地，形成掩膜的步驟包括形成碳化鉭膜的步驟。因此，掩膜的熔點可以被設置成較高。

優選地，去除掩膜的步驟包括將所述碳化鉭膜進行氧化的步驟。因此，可以容易地去除掩膜。

優選地，在上述制造方法中，通過具有物理蝕刻作用的蝕刻執行所述形成附加溝槽的步驟。因此，可以更垂直地執行形成附加溝槽所涉及的蝕刻。因此，附加溝槽中形成的第四區的側面可以沿著厚度方向設置。因此，由第四區進行的電荷補償可以充分地起效。

優選地，在上述制造方法中，通過熱蝕刻執行形成柵溝槽的步驟。因此，柵溝槽的側壁的面取向可以被設置成晶體學特定取向。