[發明專利]包括多個數據獲取路徑的數字示波器有效
| 申請號: | 201310014619.3 | 申請日: | 2013-01-15 |
| 公開(公告)號: | CN103257259B | 公開(公告)日: | 2018-06-08 |
| 發明(設計)人: | 丹尼爾·P·蒂姆;馬歇爾·博思;馬修·S·浩康比;史蒂文·J·佩勒羅;克里斯托弗·A·拉爾森;邁克爾·R·芬德 | 申請(專利權)人: | 是德科技股份有限公司 |
| 主分類號: | G01R13/02 | 分類號: | G01R13/02 |
| 代理公司: | 北京坤瑞律師事務所 11494 | 代理人: | 封新琴 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數字示波器 數字樣本流 獲取系統 數據獲取路徑 存儲和處理 第一數據 格式顯示 顯示系統 配置 數據集 采樣單元 示波器 采樣 探頭 | ||
1.一種系統,包括:
采樣單元,該采樣單元被配置為對從示波器探頭接收的輸入信號進行采樣以產生第一數字樣本流;
第一獲取系統,該第一獲取系統被配置為存儲和處理所述第一數字樣本流以產生第一數據集;
第二獲取系統,該第二獲取系統被配置為與所述第一獲取系統相獨立地存儲和處理所述第一數字樣本流以產生第二數據集;以及
顯示系統,該顯示系統被配置為同時以第一格式顯示所述第一數據集并且以不同于所述第一格式的第二格式顯示所述第二數據集,
其中,所述第一數據集和所述第二數據集分別均沒有存儲在第一獲取系統和第二獲取系統外部的存儲器中。
2.根據權利要求1所述的系統,其中所述第二獲取系統組合所述第一數字樣本中的數字樣本以產生具有比所述第一數字樣本流低的采樣率的第二數字樣本流。
3.根據權利要求2所述的系統,其中所述第二獲取系統包括累加器,該累加器被配置為接收所述第一數字樣本流,累加在多個連續區間中的每個區間期間的多個數字樣本,并將在每個區間中累加的樣本進行組合以產生所述第二數字樣本流。
4.根據權利要求1所述的系統,其中所述第二獲取系統存儲所述第一數字樣本流中的每個數字樣本的平方值。
5.根據權利要求4所述的系統,其中所述第二獲取系統通過根據所述平方值計算均方根(RMS)值來生成所述第二數據集。
6.根據權利要求1所述的系統,其中所述第一格式包括被觸發的波形,并且所述第二格式包括數值格式。
7.根據權利要求6所述的系統,其中所述數值格式是七段顯示格式。
8.根據權利要求1所述的系統,還包括:被配置為控制所述第一數據集的顯示的第一控制器,以及被配置為與所述第一控制器相獨立地控制所述第二數據集的顯示的第二控制器。
9.根據權利要求1所述的系統,其中所述第一和第二獲取系統被形成在單個專用集成電路(ASIC)上。
10.根據權利要求3所述的系統,其中所述累加器通過確定在每個區間中累加的樣本的平均值來組合這些樣本。
11.根據權利要求3所述的系統,其中所述累加器被配置為響應于由控制器異步生成的控制信號來組合在每個區間中累加的樣本。
12.根據權利要求11所述的系統,其中所述第一獲取系統和所述累加器被形成在第一芯片上,并且所述控制器被形成在第二芯片上。
13.根據權利要求12所述的系統,其中所述第一芯片包括專用集成電路(ASIC),并且所述第二芯片包括現場可編程門陣列(FPGA)。
14.根據權利要求1所述的系統,其中所述采樣單元包括模數轉換器(ADC)。
15.根據權利要求1所述的系統,其中所述第一獲取系統包括存儲器、觸發器系統和時間基準系統。
16.根據權利要求1所述的系統,其中所述第二獲取系統包括控制器,該控制器存儲用于處理所述第一數字樣本流以產生第二數據集的軟件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于是德科技股份有限公司,未經是德科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310014619.3/1.html,轉載請聲明來源鉆瓜專利網。





