[發(fā)明專利]一種溝槽DMOS器件及其制作方法

有效

• 申請?zhí)枺?/td>: 201310014452.0
• 申請日: 2013-01-15
• 公開（公告）號: CN103928513B
• 公開（公告）日: 2017-03-29
• 發(fā)明（設計）人: 卞錚
• 申請（專利權）人: 無錫華潤上華半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發(fā)明涉及一種MOSFET晶體管，具體地說，是一種溝槽性DMOS器件及其制作方法。

背景技術

DMOS(雙擴散型MOS)晶體管是MOSFET(金屬氧化物半導體場效應晶體管)型的晶體管，其使用在相同邊緣上對準的兩個序列擴散步驟來形成晶體管的溝道區(qū)域。DMOS晶體管通常是高電壓高電流的器件，在功率集成電路中用作分立的晶體管或元件。DMOS晶體管對于每個具有低前向壓降的單元面積可以提供高電流。

典型的分立的DMOS晶體管結構包括兩個或多個并行制造的單DMOS晶體管單元。單DMOS晶體管單元共享一個公共漏極觸點(襯底)，而其源極共同與金屬短接且其柵極公共被多晶硅短接。因此，即使分立的DMOS電路由較小的晶體管陣列構成，它運行起來也如單個大晶體管一樣。對于分立的DMOS電路，當晶體管矩陣通過柵極接通時，希望能夠使每個單元面積上的導電性達到最大。

DMOS晶體管的-個具體型是所謂的溝槽DMOS晶體管，其中溝道出現在從源極向漏極延伸的溝槽的內壁上，且柵極形成在溝槽內。與薄氧化物層形成一條直線且填充有多晶硅的溝槽比垂直DMOS晶體管結構允許有較少的受限電流流動，從而提供了較低的特定導通電阻值。溝槽DMOS晶體管的例子在美國專利5,072,266、5,541,425和5,866,931中公開。

圖1示出了半六邊形形狀的現有技術的溝槽DMOS結構21。該結構包括n+襯底23，其上生長一具有預定深度depi的輕微摻雜n外延層25。在外延層25內，提供p主體區(qū)域27(p,p+)。如圖中所示，p主體區(qū)域27是充分平坦的〈除了中央區(qū)域內)，位于距離外延層27頂部表面之下d_min處。覆蓋大部分p主體區(qū)域27的另一層28（n+）作為源極。在外延層中設置一系列六邊形的溝槽29，開口朝向頂部，具有一預定的深度d_tr。溝槽29里典型地襯著氧化物，由有導電性的多晶硅填充，形成DMOS器件的柵極。溝槽29限定了元件區(qū)域31，該元件區(qū)域31在水平橫截面內也呈六邊形。在元件區(qū)域31內，p主體區(qū)域27上升至外延層的頂部表面，并在元件區(qū)域31的頂部表面上的水平橫截面內形成一暴露圖案33。在示出的具體設計中，p主體區(qū)域27的p+中心部分向外延層的表面之下延伸深度d_max，其遠大于晶體管元件的溝槽深度d_tr，以使擊穿電壓遠離溝槽表面，而進入到半導體材料體中。

對于DMOS器件來說，柵極電阻決定了器件所能輸出能力，通常為了得到大的輸出電流，需要盡可能的減少柵極電阻Rg。現有的方法中，一種是通過增加溝槽的數量來減少Rg，然而這種方法對Rg的優(yōu)化有限，而且隨著溝槽的增加，不僅器件的尺寸會增加，其制作工藝也會變得更加復雜。

因此如何減少柵極電阻Rg，已經成為業(yè)界一個普遍關注的問題。

發(fā)明內容

有鑒于此，本發(fā)明的目的在于提出一種溝槽DMOS器件的結構以及制造這種DMOS器件的方法，該DMOS器件具有更低的柵極電阻Rg，該制作方法提供了制作上述溝槽DMOS器件的方案，并且相比較現有工藝，該制作方法采用更少的光刻工藝，節(jié)約成本。

根據本發(fā)明的目的提出的一種溝槽型DMOS器件，包括：

第一導電類型的襯底，該襯底作為所述器件的公共漏極區(qū)；

形成于所述襯底中的具有第二導電類型的有源區(qū)；

在所述襯底上的第一介質層；

以所述第一介質層表面延伸到所述襯底的多個溝槽，該多個溝槽包括相互連通的分布在所述有源區(qū)的至少一個第一溝槽和位于有源區(qū)外的第二溝槽；

填充于該多個溝槽中的導電材料；

設于多數導電材料和溝槽槽壁之間的氧化層；

位于有源區(qū)內鄰近所述第一溝槽的源極區(qū)；

覆蓋所述第一介質層和多個溝槽的第二介質層；

覆蓋所述第二介質層上的金屬層，該金屬層包括彼此絕緣的第一電極區(qū)和第二電極區(qū)，所述第一電極區(qū)通過貫穿第一介質層和第二介質層的第一導電柱與所述源極區(qū)進行電連接，形成源極；所述第二電極區(qū)通過貫穿第二介質層的第二導電柱與所述第二溝槽中的導電材料進行電連接，形成柵極。

優(yōu)選的，所述溝槽的深度大于所述有源區(qū)的深度。

優(yōu)選的，所述襯底為N型襯底，所述有源區(qū)為P型有源區(qū)，所述源極區(qū)為重摻雜的N型區(qū)。

優(yōu)選的，所述有源區(qū)底部正對于所述源極區(qū)下方，還設有重摻雜的P型區(qū)。

優(yōu)選的，所述溝槽中的導電材料為多晶硅，所述氧化層為氧化硅。

優(yōu)選的，所述第一導電柱和第二導電柱為鎢。