[發(fā)明專(zhuān)利]基于PLB總線的SJA1000接口IP核及其控制方法有效
| 申請(qǐng)?zhí)枺?/td> | 201310012546.4 | 申請(qǐng)日: | 2013-01-14 |
| 公開(kāi)(公告)號(hào): | CN103218325A | 公開(kāi)(公告)日: | 2013-07-24 |
| 發(fā)明(設(shè)計(jì))人: | 趙哲 | 申請(qǐng)(專(zhuān)利權(quán))人: | 無(wú)錫普智聯(lián)科高新技術(shù)有限公司 |
| 主分類(lèi)號(hào): | G06F13/24 | 分類(lèi)號(hào): | G06F13/24 |
| 代理公司: | 天津盛理知識(shí)產(chǎn)權(quán)代理有限公司 12209 | 代理人: | 王利文 |
| 地址: | 214135 江蘇省無(wú)錫市新區(qū)*** | 國(guó)省代碼: | 江蘇;32 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基于 plb 總線 sja1000 接口 ip 及其 控制 方法 | ||
1.一種基于PLB總線的SJA1000接口IP核,其特征在于:包括PLB接口模塊、用戶邏輯模塊和中斷控制模塊,所述的PLB接口模塊通過(guò)地址/數(shù)據(jù)信號(hào)線和控制信號(hào)線與PLB總線相連接,該P(yáng)LB接口模塊通過(guò)IPIC接口與用戶邏輯模塊及中斷控制模塊相連接;所述的用戶邏輯模塊和中斷控制模塊之間通過(guò)中斷控制信號(hào)線IntrEvent相連接實(shí)現(xiàn)中斷控制功能,用戶邏輯模塊還通過(guò)地址/數(shù)據(jù)信號(hào)線和控制信號(hào)線與SJA1000獨(dú)立CAN控制器相連接;中斷控制模塊通過(guò)Intr2Bus_DevIntr信號(hào)連接CPU。
2.根據(jù)權(quán)利要求1所述的基于PLB總線的SJA1000接口IP核,其特征在于:所述的PLB接口模塊、用戶邏輯模塊、中斷控制模塊內(nèi)置于FPGA內(nèi)。
3.根據(jù)權(quán)利要求2所述的基于PLB總線的SJA1000接口IP核,其特征在于:所述的CPU種類(lèi)包括MicroBlaze軟核CPU,并內(nèi)置于FPGA內(nèi)。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的基于PLB總線的SJA1000接口IP核,其特征在于:所述的用戶邏輯模塊由讀寫(xiě)狀態(tài)機(jī)和地址數(shù)據(jù)選擇模塊連接構(gòu)成,讀寫(xiě)狀態(tài)機(jī)通過(guò)IPIC控制信號(hào)(IPIC?ControlSignals)同PLC接口模塊之間進(jìn)行雙向數(shù)據(jù)傳送;所述的地址/數(shù)據(jù)選擇模塊通過(guò)地址線(Address?Bus)、數(shù)據(jù)線(Data?Bus)同PLB接口模塊之間進(jìn)行雙向數(shù)據(jù)傳送。
5.根據(jù)權(quán)利要求4所述的基于PLB總線的SJA1000接口IP核,其特征在于:所述的PLB接口模塊為PLB總線自帶的接口模塊。
6.根據(jù)權(quán)利要求4所述的基于PLB總線的SJA1000接口IP核,其特征在于:所述的用戶邏輯模塊包括如下輸入信號(hào):來(lái)自PLB接口模塊的時(shí)鐘信號(hào)(Bus_2IP_Clk)、復(fù)位信號(hào)(Bus2IP_Reset)、地址信號(hào)(Bus2IP_Addr[4:0])、數(shù)據(jù)信號(hào)(Bus2IP_Data[24:31])以及來(lái)自SJA1000獨(dú)立CAN控制器的中斷信號(hào)(INT)、數(shù)據(jù)信號(hào)(DATA[7:0]);所述的用戶邏輯模塊包括如下輸出信號(hào):發(fā)送給PLB接口模塊的中斷信號(hào)(IP2Bus_IntrEvent)、應(yīng)答信號(hào)(IP2Bus_Ack)、數(shù)據(jù)信號(hào)(Bus2IP_Data[24:31]),發(fā)送給SJA1000獨(dú)立CAN控制器的地址/數(shù)據(jù)信號(hào)(DATA[7:0])、地址使能信號(hào)(ALE)、片選信號(hào)(CS)、讀寫(xiě)信號(hào)(RD/WR)、復(fù)位信號(hào)(RST)以及向中斷控制模塊發(fā)送的中斷事件信號(hào)(IntrEvent)。
7.一種實(shí)現(xiàn)權(quán)利要求1至6任一項(xiàng)所述的基于PLB總線的SJA1000接口IP核的控制方法,其特征在于:包括以下步驟:
步驟1、用戶狀態(tài)機(jī)判斷當(dāng)前的讀寫(xiě)狀態(tài),如果是寫(xiě)狀態(tài),則進(jìn)入步驟2,如果是讀狀態(tài),則進(jìn)入步驟8;
步驟2、輸出地址使能信號(hào)、地址信號(hào);
步驟3、地址信號(hào)保持,禁止地址使能信號(hào);
步驟4、輸出片選信號(hào)、寫(xiě)信號(hào)、數(shù)據(jù)信號(hào);
步驟5、數(shù)據(jù)信號(hào)保持、禁止寫(xiě)信號(hào)、片選信號(hào);向PLB發(fā)出寫(xiě)應(yīng)答信號(hào);
步驟6、清除寫(xiě)應(yīng)答信號(hào);
步驟7、切換狀態(tài)為空閑狀態(tài);
步驟8、輸出地址使能信號(hào)、地址信號(hào);
步驟9、地址信號(hào)保持、禁止地址使能信號(hào);
步驟10、輸出片選信號(hào)、讀信號(hào);
步驟11、等待2個(gè)時(shí)鐘周期;
步驟12、從地址線讀數(shù)據(jù);向PLB發(fā)出讀應(yīng)答信號(hào);
步驟13、消除讀應(yīng)答信號(hào);
步驟14、切換狀態(tài)為空閑態(tài)。
8.根據(jù)權(quán)利要求7所述的基于PLB總線的SJA1000接口IP核的控制方法,其特征在于:所述的讀寫(xiě)狀態(tài)來(lái)源于PLB總線的CPU操作。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于無(wú)錫普智聯(lián)科高新技術(shù)有限公司,未經(jīng)無(wú)錫普智聯(lián)科高新技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310012546.4/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 同類(lèi)專(zhuān)利
- 專(zhuān)利分類(lèi)
- 內(nèi)部總線系統(tǒng)
- 一種應(yīng)用于實(shí)時(shí)數(shù)據(jù)處理的多級(jí)總線系統(tǒng)
- 協(xié)議轉(zhuǎn)換裝置
- 基于FPGA的PCI總線控制器及控制方法
- 總線監(jiān)控系統(tǒng)、方法及裝置
- 總線電路以及智能貨架系統(tǒng)
- 用于控制串行數(shù)據(jù)總線系統(tǒng)的方法及總線節(jié)點(diǎn)
- 用于在串行數(shù)據(jù)總線系統(tǒng)中分配地址的方法及總線節(jié)點(diǎn)
- 驗(yàn)證先前分配給總線節(jié)點(diǎn)的地址的正確性的方法
- 用于初始化差分雙線數(shù)據(jù)總線的方法及傳送數(shù)據(jù)的方法





