[發明專利]具有PMOS存取晶體管的存儲器電路有效
| 申請號： | 201310011520.8 | 申請日： | 2013-01-11 |
| 公開（公告）號： | CN103208307B | 公開（公告）日： | 2020-12-15 |
| 發明（設計）人： | J·劉;I·拉希姆;Y·徐;A·L·李 | 申請（專利權）人： | 阿爾特拉公司 |
| 主分類號： | G11C16/06 | 分類號： | G11C16/06 |
| 代理公司： | 北京紀凱知識產權代理有限公司 11245 | 代理人： | 趙蓉民 |
| 地址： | 美國加*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 具有 pmos 存取 晶體管 存儲器 電路 | ||
1.一種存儲器電路，其包括：
存儲器存儲單元，其包括鎖存器，其中所述鎖存器包括反相器，并且其中所述反相器包括：
串聯耦合至第一PMOS晶體管的第一NMOS晶體管，其中所述第一PMOS晶體管是厚柵氧化物晶體管，其中逆向體偏壓被施加于所述第一NMOS晶體管，其中所述第一NMOS晶體管和所述第一PMOS晶體管在其各自的柵極端子處接收公共輸入，并且其中所述存儲器電路進一步包括：
耦合至所述存儲器存儲單元的第一存取晶體管，其中所述第一存取晶體管是PMOS晶體管并且是讀取存取晶體管，其中所述第一存取晶體管的管體耦合至電源電壓，并且其中所述第一存取晶體管的源極端子耦合至提供第一電壓水平的第一電壓源；以及
耦合至所述存儲器存儲單元的第二存取晶體管，其中所述第二存取晶體管是PMOS晶體管并且是寫入存取晶體管，并且其中所述第二存取晶體管的源極端子耦合至提供第二電壓水平的第二電壓源，所述第二電壓水平不同于所述第一電壓水平。
2.根據權利要求1所述的存儲器電路，其中所述寫入存取晶體管耦合至數據線，并且其中所述讀取存取晶體管耦合至所述數據線。
3.根據權利要求1所述的存儲器電路，其中所述PMOS晶體管具有高閾值電壓。
4.根據權利要求1所述的存儲器電路，其中所述反相器包括第一反相器，并且其中所述鎖存器進一步包括：
耦合至所述第一反相器的第二反相器，
其中所述第一反相器和所述第二反相器的每一個都是CMOS反相器，并且其中所述第二反相器包括串聯耦合至第二PMOS晶體管的第二NMOS晶體管。
5.一種包括權利要求1所述的存儲器電路的可編程邏輯器件。
6.一種包括可編程邏輯器件的數字系統，該可編程邏輯器件包括權利要求1所述的存儲器電路。
7.一種包括權利要求1所述的存儲器電路的配置隨機存取存儲器即配置RAM。
8.一種存儲器電路，其包括：
鎖存器，所述鎖存器包括反相器，其中所述反相器包括串聯耦合至第一PMOS晶體管的第一NMOS晶體管，其中所述反相器中的所述第一PMOS晶體管是厚柵氧化物晶體管；
耦合至所述鎖存器的第一PMOS存取晶體管，其中電源電壓被施加于所述第一PMOS存取晶體管的管體，其中所述第一PMOS存取晶體管是讀取存取晶體管，并且其中第一電壓水平被提供到所述第一PMOS存取晶體管的源極端子；
耦合至所述鎖存器的第二PMOS存取晶體管，其中所述第二PMOS存取晶體管是寫入存取晶體管，并且其中第二電壓水平被提供到所述第二PMOS存取晶體管的源極端子，所述第二電壓水平不同于所述第一電壓水平；
其中逆向體偏壓被施加于所述反相器中的所述第一NMOS晶體管，并且其中所述第一NMOS晶體管和所述第一PMOS晶體管在其各自的柵極端子處接收公共輸入。
9.根據權利要求8所述的存儲器電路，其中所述反相器包括第一反相器，并且其中所述鎖存器包括：
耦合至所述第一反相器的第二反相器，
其中所述第一反相器和所述第二反相器的每一個是CMOS反相器，并且其中所述第二反相器包括串聯耦合至第二PMOS晶體管的第二NMOS晶體管。
10.根據權利要求8所述的存儲器電路，其中所述第一PMOS存取晶體管的所述管體耦合至所述電源電壓，并且所述第二PMOS存取晶體管的管體耦合至所述電源電壓。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于阿爾特拉公司，未經阿爾特拉公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310011520.8/1.html，轉載請聲明來源鉆瓜專利網。
