[發(fā)明專利]指令高速緩存功耗降低

無效

• 申請(qǐng)?zhí)枺?/td>: 201310008129.2
• 申請(qǐng)日: 2013-01-09
• 公開（公告）號(hào): CN103198026A
• 公開（公告）日: 2013-07-10
• 發(fā)明（設(shè)計(jì)）人: 安尼施·阿加沃爾;羅斯·澤格爾肯;凱溫·科朔雷克
• 申請(qǐng)（專利權(quán)）人: 輝達(dá)公司
• 主分類號(hào): G06F12/08
• 分類號(hào): G06F12/08;G06F1/32
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 徐丁峰;魏寧

背景技術(shù)

微處理器通常采用指令高速緩存來加速指令的檢索和執(zhí)行。指令高速緩存通常在更高級(jí)別的存儲(chǔ)器與處理器之間用作緩沖存儲(chǔ)器。當(dāng)指令由處理器獲取時(shí)，該指令被復(fù)制到指令高速緩存中以由處理器直接訪問。如果在程序指令集中相同的指令被頻繁地使用，則由于減少了較高級(jí)別的存儲(chǔ)器的較慢訪問，所以在指令高速緩存中存儲(chǔ)這些指令使得吞吐量增加。

例如，集關(guān)聯(lián)（set-associative）指令高速緩存可包括數(shù)據(jù)陣列和標(biāo)簽陣列。數(shù)據(jù)陣列和標(biāo)簽陣列可結(jié)合以形成在指令高速緩存內(nèi)的以不同方式組織的高速緩存線或字。當(dāng)生成用于指令獲取的地址時(shí)，指令高速緩存將地址的標(biāo)簽字段與當(dāng)前存儲(chǔ)在標(biāo)簽陣列的相應(yīng)高速緩存線集合中的標(biāo)簽值加以比較。如果存在標(biāo)簽匹配，并且標(biāo)簽有效（即，高速緩存命中），那么從與期望的地址相對(duì)應(yīng)的數(shù)據(jù)陣列中的位置來獲取數(shù)據(jù)。既然直接從指令高速緩存中檢索數(shù)據(jù)，由于不必訪問外部存儲(chǔ)器，因此速度提高。

在指令高速緩存的一個(gè)示范性實(shí)現(xiàn)方案中，當(dāng)生成用于指令獲取的地址時(shí)，并行地激活標(biāo)簽陣列和數(shù)據(jù)陣列的與可能匹配該地址的高速緩存線集合相對(duì)應(yīng)的部分。換句話說，標(biāo)簽陣列中與高速緩存線集合相對(duì)應(yīng)的所有通路均被激活，并且數(shù)據(jù)陣列中與高速緩存線集合相對(duì)應(yīng)的所有地址均被激活。當(dāng)標(biāo)簽陣列和數(shù)據(jù)陣列被激活時(shí)，獲取保存有與指令地址相對(duì)應(yīng)的數(shù)據(jù)的數(shù)據(jù)陣列位置，并且丟棄在其他激活位置的數(shù)據(jù)。通過并行激活與高速緩存線集合相對(duì)應(yīng)的標(biāo)簽陣列和數(shù)據(jù)陣列的所有位置，相對(duì)于串行方法，通常指令獲取可被更快地實(shí)施，在所述串行方法中，在一個(gè)時(shí)鐘周期中所有的標(biāo)簽位置均被激活以標(biāo)識(shí)匹配的數(shù)據(jù)位置，并且在隨后的時(shí)鐘周期中，數(shù)據(jù)陣列中的單個(gè)位置被激活以獲取數(shù)據(jù)。

然而，采用這些用于實(shí)施指令獲取的并行和串行方法有各種限制。例如，在并行方法中，由于數(shù)據(jù)陣列中與高速緩存線集合相對(duì)應(yīng)的所有數(shù)據(jù)位置均被激活來從僅僅一個(gè)位置獲取數(shù)據(jù)，所以為支持增加處理速度而增加了功率消耗。換句話說，并行方法更快，但是它的功率耗費(fèi)也更大。另一方面，在串行方法中，通過僅激活數(shù)據(jù)陣列中的一個(gè)位置來減少功率消耗。然而，為了標(biāo)識(shí)數(shù)據(jù)陣列中的哪一個(gè)位置必須被激活以獲取期望的數(shù)據(jù)，標(biāo)簽陣列和數(shù)據(jù)陣列訪問必須在多個(gè)時(shí)鐘周期上串行地發(fā)生。換句話說，串行方法犧牲處理速度以支持減少功率消耗。

附圖說明

圖1示出了根據(jù)本公開的計(jì)算設(shè)備的微處理器的實(shí)施例。

圖2示出了根據(jù)本公開的計(jì)算機(jī)處理管線的實(shí)施例。

圖3示意性示出了指令高速緩存的實(shí)施例的一部分。

圖4示出了最近最少使用位的編碼，其標(biāo)識(shí)指令高速緩存的高速緩存線集合中的最近最少使用通路。

圖5示出了最近最少使用位的編碼，其標(biāo)識(shí)指令高速緩存的高速緩存線集合中的最近最多使用通路。

圖6示出了用于控制指令高速緩存的方法的實(shí)施例。

圖7示出了根據(jù)本公開的的示范性指令高速緩存操作的時(shí)間線。

具體實(shí)施方式

本論述提出了用于以這樣的方式來控制微處理器的指令高速緩存的新穎的系統(tǒng)和方法：在不顯著地降低微處理器性能的情況下減少功率消耗。更具體地，本論述涉及通過從指令獲取中所規(guī)定的指令高速緩存通路集合中來確定最近最多使用（MRU）通路（或地址），以優(yōu)化指令高速緩存的控制。通過在高速緩存線集合中僅激活MRU通路而不激活其他通路來檢索存儲(chǔ)在MRU通路處的數(shù)據(jù)，關(guān)于MRU通路的信息被用來有效地訪問指令高速緩存。這樣，如果在MRU通路處有高速緩存命中，則相對(duì)于集合中的所有通路均被激活以從單個(gè)通路中檢索數(shù)據(jù)的實(shí)現(xiàn)方案，在指令高速緩存中查找數(shù)據(jù)所消耗的功率量減少。此外，可利用高速緩存線集合的標(biāo)簽來并行地查找MRU通路以提供相對(duì)于串行方法更快的性能。

另一方面，如果在集合MRU通路之外的通路之一中存在命中，那么由于MRU通路的有限激活，因此數(shù)據(jù)是不可用的，并且隨后激活集合中的另一個(gè)通路以檢索數(shù)據(jù)。由于實(shí)際增加了指令高速緩存命中時(shí)延，因此高速緩存查找的重演（replay）通常會(huì)降低性能。然而，該類事件的頻率足夠稀少，使得與并行查找方法相比，總體節(jié)能勝過性能的小幅降低。當(dāng)該類事件發(fā)生時(shí)的性能與串行查找方法相似。

此外，如果在集合中沒有命中任何通路（即，高速緩存未命中），由于數(shù)據(jù)需要從更高級(jí)別的高速緩存中檢索，因此指令高速緩存的行為相對(duì)于其他的實(shí)現(xiàn)方案沒有改變。換句話說，當(dāng)出現(xiàn)高速緩存未命中時(shí)，相對(duì)于集合中的所有通路被激活以檢索數(shù)據(jù)的指令高速緩存控制方法沒有性能損失，并且，功率消耗仍然低于并行查找方法。