[發(fā)明專利]統(tǒng)計(jì)電路仿真的方法和系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201310007790.1
• 申請日: 2013-01-09
• 公開（公告）號: CN103366033B
• 公開（公告）日: 2017-04-12
• 發(fā)明（設(shè)計(jì)）人: 布魯斯·W·麥卡費(fèi)
• 申請（專利權(quán)）人: 濟(jì)南概倫電子科技有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司11127
• 代理人: 賈磊

本申請要求2012年4月2日提交美國專利局、申請?zhí)枮?3/437,815，發(fā)明名稱為“Statistical?Circuit?Simulation(統(tǒng)計(jì)電路仿真)”的美國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合在本申請中。

技術(shù)領(lǐng)域

本發(fā)明涉及的領(lǐng)域是電子設(shè)計(jì)自動化，具體而言，本發(fā)明涉及進(jìn)行統(tǒng)計(jì)電路仿真的方法和系統(tǒng)。

背景技術(shù)

集成電路是由例如電阻、電容、電感器、互感器、傳輸線、二極管、雙極結(jié)型晶體管（BJT）、結(jié)型場效應(yīng)晶體管（JFET）、金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）、金屬T半導(dǎo)體場效應(yīng)晶體管（MESFET）、薄膜晶體管（TFT）等電路元件構(gòu)成的網(wǎng)絡(luò)。

隨著技術(shù)的發(fā)展，集成電路越來越復(fù)雜，需要使用強(qiáng)大的數(shù)值模擬程序。例如，電路仿真是集成電路的設(shè)計(jì)流程中必不可少的環(huán)節(jié)，它能幫助電路設(shè)計(jì)人員無需通過昂貴的制造工藝驗(yàn)證其設(shè)計(jì)的功能和性能。隨著半導(dǎo)體加工技術(shù)發(fā)展到納米級，新的仿真方法需要解決納米級電路設(shè)計(jì)所固有的新問題。現(xiàn)代集成電路在新工藝的發(fā)展中不斷挑戰(zhàn)著電路仿真的算法和實(shí)現(xiàn)。半導(dǎo)體行業(yè)需要EDA軟件有能力來分析與動態(tài)電流相關(guān)的納米效應(yīng)，比如耦合噪聲(coupling?noise)、接地反彈（ground?bounce）、傳輸線波傳播(transmission?line?wave?propagation)、動態(tài)漏電流(dynamic?leakage?current)、電源電壓降（supply?voltage?drop）、非線性元器件和電路的行為等。因此，精準(zhǔn)的電路模擬和晶體管級仿真已經(jīng)成為勘察和解決納米設(shè)計(jì)所面臨問題的最有效的途徑之一。

電子電路仿真器包括美國加州大學(xué)伯克利分校（UC?Berkeley）開發(fā)的面向集成電路的仿真程序——SPICE（Simulation?Program?with?Integrated?Circuit?Emphasis）以及各種增強(qiáng)或衍生版本的SPICE仿真程序。SPICE及其增強(qiáng)、衍生版本將在本文被簡稱為SPICE電路仿真器或SPICE。SPICE方法認(rèn)為電路是一個不可分割的整體。

SPICE仿真可以提供對電路行為相當(dāng)準(zhǔn)確的預(yù)測。這種預(yù)測不局限于個別的子電路，它涵蓋整個系統(tǒng)（例如，整個集成電路），因而可以發(fā)現(xiàn)、處理全系統(tǒng)范圍關(guān)于噪聲之類的問題。一般的SPICE仿真處理流程，仿真中的模擬集成電路通常被表示為一個網(wǎng)表描述的形式。網(wǎng)表是一種由SPICE語言編寫的用于仿真的對模擬電路的電路描述。SPICE網(wǎng)表是包含仿真控制語句的純結(jié)構(gòu)性語言。其他語言如Verilog-ATM，還具有行為構(gòu)建的能力。根據(jù)特定的電路建模方法，SPICE的結(jié)構(gòu)性網(wǎng)表和模擬集成電路的預(yù)定義電路元件可以被表示為矩陣形式。非齊次線性微分方程解的維度范圍從1到n。相應(yīng)數(shù)量的輸入向量由線性方程進(jìn)行處理。線性方程組的輸入向量被表示為{I1，I2，..In}。由輸入向量，可以求得線性矩陣的解向量{V1，V2，..Vn}。重復(fù)以上計(jì)算，直到解向量收斂。一系列的解向量可以在計(jì)算機(jī)的屏幕上顯示為波形、測量值或者核查結(jié)果，這樣工程師就可以通過計(jì)算機(jī)屏幕檢查仿真的結(jié)果。

然而，隨著集成電路行業(yè)的發(fā)展，器件尺寸不斷減小、互聯(lián)效應(yīng)日益增加，SPICE全系統(tǒng)仿真變得越來越困難。一個例子是晶體管溝道長度微米尺寸變化為深亞微米尺寸。由于更小的器件尺寸，電路設(shè)計(jì)者在集成電路（IC）中能夠運(yùn)用電路元件（例如，晶體管、二極管、電容）數(shù)量呈指數(shù)級增長，對應(yīng)于SPICE矩陣的維數(shù)也量級增長，巨大的計(jì)算復(fù)雜度使得計(jì)算不能在有效時(shí)間內(nèi)完成。

一個電路可以表示為瞬間電流分析的大規(guī)模離散非線性矩陣。矩陣維數(shù)和電路中節(jié)點(diǎn)的同階。對于瞬態(tài)分析，這個巨大的非線性系統(tǒng)需要求解幾十萬次，這限制了SPICE方法的容量和性能。一般的SPICE方法可以模擬不超過約50,000個節(jié)點(diǎn)的電路。因此，對于全芯片設(shè)計(jì)，SPICE方法不可行。SPICE在實(shí)際應(yīng)用中被廣泛應(yīng)用于單元設(shè)計(jì)、庫生成和準(zhǔn)確性驗(yàn)證。

相對于傳統(tǒng)SPICE，在20世紀(jì)90年代初開發(fā)的快速SPICE方法（Fast?SPICE）在一定精度損失的情況下，有兩個數(shù)量級以上的容量和速度提升。性能上的提升主要由于使用簡化模型、電路劃分技術(shù)、事件驅(qū)動的算法以及對電路延遲的利用。

SPICE將電路模型化為節(jié)點(diǎn)、元件集，也就是說一個電路被視為通過節(jié)點(diǎn)相連接的各種電路元件的集合。SPICE的核心是所謂的節(jié)點(diǎn)分析，通過節(jié)點(diǎn)方程（或者電路方程）以矩陣形式表示電路并求解節(jié)點(diǎn)方程。電路元件被表示為器件模型，產(chǎn)生電路方程的矩陣元素。