[發明專利]芯片上鐵氧體磁珠電感器

有效

• 申請號: 201310006469.1
• 申請日: 2013-01-08
• 公開（公告）號: CN103247596A
• 公開（公告）日: 2013-08-14
• 發明（設計）人: 金俊德;葉子禎
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/02
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明一般涉及半導體結構，更具體而言，涉及包括諸如鐵氧體磁珠電感器的集成無源器件(IPD)的半導體結構及其形成方法。

背景技術

目前半導體制造中的主要趨勢是具有垂直堆疊的芯片以及代替諸如引線接合和芯片邊緣互連的其他互連技術的芯片間直接電連接的2.5D和3DIC芯片或管芯封裝件的集成。這些IC芯片封裝件中的管芯可以包括細(小)間距的垂直襯底通孔(TSV)，其可以用于與鄰接的堆疊管芯形成直接電連接。TSV提供更高密度的互連件和更短的信號路徑，建立形成具有更小形狀因數和薄管芯堆疊件的管芯封裝件的可能性。頂部管芯中的TSV可以終止于具有極細間距的微凸塊陣列的背面，用于最終互連至半導體襯底并且安裝在半導體襯底上。2.5D/3D?IC芯片封裝件中的緊湊的管芯堆疊件提供符合產生較小半導體器件的目標的小形狀因數。

在2.5D/3D?IC芯片封裝件中，中介層可以用于在鄰接的管芯之間或在管芯封裝件和另一個半導體襯底之間形成電連接，其中，另一個半導體襯底可以包括各種導電互連件，諸如一些實施例中的再分布層(RDL)結構，其可以用于增加或減小電接觸件的間距間隔，以幫助在另一個襯底上最終安裝芯片封裝件，其中所述另一個襯底可以是封裝印刷電路板(PCB)、封裝基板、高密度互連件或其他。

引入2.5D/3D?IC技術的一些半導體結構可以包括多種無源器件。其中一種無源器件是板級SMD(表面安裝器件)鐵氧體磁珠電感器。鐵氧體磁珠電感器(“鐵氧體磁珠”)通常包括輸入和輸出終端以及與諸如鐵氧體的相關磁心材料結合的導電金屬導線或跡線。鐵氧體磁珠用作無源低通噪聲抑制濾波器或屏蔽件，從內部或外部源削弱高頻EMI/RFI(電磁干擾或射頻干擾)噪聲，該噪聲可能干擾在半導體封裝件中形成的電路和器件的適當性能。板級SMD鐵氧體磁珠是分立器件，其是單獨制造的然后安裝在半導體封裝基板或PCB(印刷電路板)上。因此，當安裝在PCB上時，SMD鐵氧體磁珠具有相對較大的形狀因數并且消耗有用的基板面。SMD鐵氧體磁珠與基于硅的CMOS(互補金屬氧化物半導體)芯片制造工藝的集成不兼容。

期望能夠與基于硅的芯片半導體制造工藝相結合的具有小形狀因數的集成無源器件(IPD)芯片級或“芯片上”鐵氧體磁珠電感器。

發明內容

為了解決上述技術問題，一方面，本發明提供了一種具有芯片級鐵氧體磁珠電感器的半導體結構，包括：襯底；第一介電層，形成在所述襯底上；下鐵氧體層和上鐵氧體層，所述下鐵氧體層形成在所述第一介電層上，所述上鐵氧體層與所述下鐵氧體層垂直間隔分開；第一金屬層，形成在所述下鐵氧體層上方；第二金屬層，形成在所述上鐵氧體層下方，其中，至少所述第一金屬層或所述第二金屬層具有線圈結構；以及至少一個第二介電層，設置在所述第一金屬層和所述第二金屬層之間。

所述的半導體結構進一步包括：導電通孔，所述導電通孔將所述第一金屬層和所述第二金屬層電連接在一起。

在所述的半導體結構中，所述第一金屬層被配置成直導電線。

所述的半導體結構進一步包括：第三介電層，設置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設置在所述上鐵氧體層和所述下鐵氧體層之間，并且進一步設置在所述第二介電層和所述第三介電層之間。

所述的半導體結構進一步包括：第三介電層，設置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設置在所述上鐵氧體層和所述下鐵氧體層之間，并且進一步設置在所述第二介電層和所述第三介電層之間，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層具有線圈結構。

所述的半導體結構進一步包括：第三介電層，設置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設置在所述上鐵氧體層和所述下鐵氧體層之間，并且進一步設置在所述第二介電層和所述第三介電層之間，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層具有線圈結構，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層通過垂直延伸穿過所述半導體結構的導電通孔電互連。

在所述的半導體結構中，所述襯底是硅或高電阻率硅。

在所述的半導體結構中，所述第二介電層具有大于所述第一介電層的厚度。

在所述的半導體結構中，所述第二介電層直接接觸所述第一金屬層和所述第二金屬層。