[發(fā)明專利]晶體管及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310006384.3
• 申請(qǐng)日: 2013-01-08
• 公開（公告）號(hào): CN103915341A
• 公開（公告）日: 2014-07-09
• 發(fā)明（設(shè)計(jì)）人: 何有豐;何永根
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種晶體管及其形成方法。

背景技術(shù)

隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件為了達(dá)到更快的運(yùn)算速度、更大的資料存儲(chǔ)量以及更多的功能，半導(dǎo)體芯片向更高集成度方向發(fā)展。而半導(dǎo)體芯片的集成度越高，半導(dǎo)體器件的特征尺寸（CD，Critical?Dimension）越小。目前，半導(dǎo)體器件的特征尺寸逐步縮小，在制造半導(dǎo)體器件時(shí)需要用到應(yīng)力應(yīng)變技術(shù)（stress?strain?technology），例如應(yīng)力近接技術(shù)（stress?proximate?technology，SPT）。

圖1至圖2為現(xiàn)有技術(shù)中采用應(yīng)力近接技術(shù)的晶體管的制造方法的剖面結(jié)構(gòu)示意圖。

請(qǐng)參考圖1，提供基底10，在所述基底10表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于基底10表面的柵介質(zhì)層11和位于所述柵介質(zhì)層表面的柵極12。

對(duì)柵極結(jié)構(gòu)兩側(cè)的基底10進(jìn)行輕摻雜離子注入，在基底10中形成輕摻雜源區(qū)和輕摻雜漏區(qū)（圖中未標(biāo)號(hào)）。

在所述柵極12兩側(cè)依次形成氮化硅阻擋側(cè)墻131、覆蓋所述氮化硅阻擋側(cè)墻的氧化硅側(cè)墻132和覆蓋所述氧化硅側(cè)墻132的氮化硅側(cè)墻133。所述氮化硅阻擋側(cè)墻131可以限定源區(qū)、漏區(qū)和溝道區(qū)域之間的距離，防止短溝道效應(yīng)；氮化硅側(cè)墻133用于控制源漏上的金屬硅化物層與柵極之間的距離；氧化硅側(cè)墻132則作為后續(xù)去除所述氮化硅側(cè)墻133的刻蝕阻擋層。

對(duì)柵極結(jié)構(gòu)兩側(cè)的基底10進(jìn)行重?fù)诫s離子注入，形成源區(qū)141和漏區(qū)142，再在所述源區(qū)141、漏區(qū)142表面形成金屬硅化物層15。

請(qǐng)參考圖2，選擇性去除所述氮化硅側(cè)墻133（如圖1所示），形成覆蓋所述柵極結(jié)構(gòu)以及氧化硅側(cè)墻132的應(yīng)力層16。去除所述氮化硅側(cè)墻133可以減小應(yīng)力層16與溝道區(qū)域之間的距離。

現(xiàn)有技術(shù)中，需要在柵極結(jié)構(gòu)兩側(cè)形成三層側(cè)墻，工藝步驟復(fù)雜，成本較高。并且在最后形成的應(yīng)力層和柵極結(jié)構(gòu)之間仍然具有氧化硅側(cè)墻132和氮化硅阻擋側(cè)墻131，所述氧化硅側(cè)墻132仍舊會(huì)降低應(yīng)力層16對(duì)溝道區(qū)域的應(yīng)力效果。如果要去除所述氧化硅側(cè)墻，還需要多一步刻蝕工藝，增加工藝步驟。并且所述柵極兩側(cè)的氮化硅阻擋側(cè)墻131的介電常數(shù)較高，使得形成的晶體管的柵極結(jié)構(gòu)周圍的寄生電容較高，影響晶體管的性能。

更多關(guān)于晶體管的形成方法的技術(shù)，請(qǐng)參考專利公開號(hào)為US2007/0072402A1的美國(guó)專利。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種晶體管及其形成方法，所述晶體管的形成方法可以提高所述晶體管溝道區(qū)域受到的應(yīng)力大小，并且降低晶體管柵極結(jié)構(gòu)周圍的寄生電容。

為解決上述問題，本發(fā)明的技術(shù)方案提出了一種晶體管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)具有隔離結(jié)構(gòu)，在所述隔離結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底表面上具有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于半導(dǎo)體襯底表面的柵介質(zhì)層和位于所述柵介質(zhì)層表面的柵極；在所述柵極結(jié)構(gòu)兩側(cè)形成第一側(cè)墻，所述第一側(cè)墻為摻雜的氮化硅層；在所述第一側(cè)墻表面形成第二側(cè)墻，所述第二側(cè)墻覆蓋第一側(cè)墻，所述第二側(cè)墻的刻蝕速率大于第一側(cè)墻的刻蝕速率；在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成源極和漏極；在所述源極、漏極表面形成金屬硅化物層；去除所述第二側(cè)墻；在所述半導(dǎo)體襯底表面形成應(yīng)力層，所述應(yīng)力層覆蓋半導(dǎo)體襯底表面、金屬硅化物層表面、柵極的表面，以及第一側(cè)墻的表面。

可選的，所述第一側(cè)墻的摻雜元素為碳或硼，所述摻雜元素的摩爾濃度為3%~30%。

可選的，所述第二側(cè)墻和第一側(cè)墻的刻蝕選擇比為4：1~27：1。

可選的，所述第一側(cè)墻的形成工藝為化學(xué)氣相沉積工藝或原子層沉積工藝，所述第二側(cè)墻的形成工藝為化學(xué)氣相沉積工藝或原子層沉積工藝。

可選的，所述第一側(cè)墻的厚度范圍為2納米~10納米，所述第一側(cè)墻在磷酸溶液中的刻蝕速率小于5納米每分鐘。