[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201310001570.8
• 申請日: 2013-01-04
• 公開（公告）號: CN103219364A
• 公開（公告）日: 2013-07-24
• 發明（設計）人: 高野和豐
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/36
• 分類號: H01L29/36;H01L21/265
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 閆小龍;王忠忠

技術領域

本發明涉及能夠在不發生耐壓下降或導通電阻增大的情況下提高雪崩耐量的半導體裝置及其制造方法。

背景技術

為了實現節省能量或裝置的小型化這樣的市場要求，要求作為MOSFET或IGBT等半導體裝置在導通狀態以及開關時的過渡狀態的低損失化。此處，當僅著眼于導通狀態時，通過使作為主體部（bulk?portion）的外延層的晶片指標（wafer?specification）低電阻化，從而降低導通電阻，能夠實現低損失化。但是，導通電阻和耐壓處于折衷（tradeoff）的關系，若僅單純地使晶片指標為低電阻，則元件耐壓下降，達不到目的。因此，在低電阻的晶片指標中使單元的設計最優化來得到高的耐壓，并且得到由該晶片指標的低電阻化帶來的導通電阻下降的效果，由此，謀求折衷的改善。

伴隨由單元設計的最優化帶來的耐壓提高，當發生由感應負載開關的關斷浪涌引起的雪崩動作時，電流容易向單元以外的部位流入。為了在這樣的狀況下也得到高的耐量，提出了使柵極焊盤下的P型基極層形成得比邊緣終端部（芯片外周）的P型基極層深的技術或使柵極焊盤下的P型基極層浮置的技術（例如，參照專利文獻l）。

專利文獻1：日本特開2011-97116號公報。

在關斷時電壓由于感應負載的反電動勢而上升，當電壓超過元件具有的耐壓時，半導體裝置進行雪崩動作。將此時裝置能夠流過（能夠斷開）的電流值或能量值稱為雪崩耐量（avalanche?capacity）。在由于單元區域的耐壓提高而使雪崩電流容易流到單元區域以外的部位的情況下，存在如下問題，即，在柵極焊盤和單元區域之間所設置的P型基極層在雪崩動作時由于電流集中而被破壞。

發明內容

本發明是為了解決上述課題而提出的，其目的在于得到在不發生耐壓下降或導通電阻增大的情況下能夠提高雪崩耐量的半導體裝置及其制造方法。

本發明提供一種半導體裝置，具有：第一導電型的半導體層，設置在半導體襯底的單元區域、焊盤區域以及所述單元區域和所述焊盤區域之間的中間區域；第二導電型的第一基極層，在所述單元區域設置在所述半導體層上；第二導電型的第二基極層，在所述中間區域設置在所述半導體層上；第一導電型的導電區域，設置在所述第一基極層內；柵極電極，隔著柵極絕緣膜設置在被所述導電區域和所述半導體層夾持的溝道區域上；第一電極，與所述第一以及第二基極層連接；第二電極，與所述半導體層的下表面連接；柵極焊盤，在所述焊盤區域隔著絕緣膜設置在所述半導體層上并且與所述柵極電極連接；所述第二基極層的所述柵極焊盤側是雜質濃度梯度比所述第一基極層平緩的VLD（Variation?Lateral?Doping：橫向變摻雜）結構。

根據本發明，能夠在不發生耐壓下降或導通電阻增大的情況下提高雪崩耐量。

附圖說明

圖1是表示本發明的實施方式1的半導體裝置的俯視圖。

圖2是沿著圖l的A-A’的剖視圖。

圖3是沿著圖1的B-B’的剖視圖。

圖4是沿著圖1的C-C’的剖視圖。

圖5是表示中間區域的P型基極層的形成方法的圖。

圖6是表示中間區域的P型基極層的形成方法的圖。

圖7是表示中間區域的P型基極層的形成方法的圖。

圖8是表示中間區域的P型基極層的形成方法的圖。

圖9是表示邊緣終端區域的電場分布的圖。

圖10是表示中間區域附近（柵極焊盤區域）的電場分布的圖。

圖11是表示比較例l的半導體裝置的剖視圖。

圖12是表示模擬了使MOSFET進行L負載開關時的開關波形的結果的圖。

圖13是表示比較例2的半導體裝置的剖視圖。

圖14是表示本發明的實施方式1的半導體裝置的變形例1的剖視圖。

圖15是表示本發明的實施方式1的半導體裝置的變形例2的剖視圖。

圖16是表示本發明的實施方式2的半導體裝置的剖視圖。

圖17是表示實施方式2和比較例1的柵極焊盤下的電場強度的圖。

圖18是表示本發明的實施方式2的半導體裝置的變形例的剖視圖。

圖19是表示本發明的實施方式3的半導體裝置的剖視圖。

其中，附圖標記說明如下：

l??硅襯底（半導體襯底）

2??N^－型漏極層（半導體層）

4??漏極電極（第二電極）

5??P^－型基極層（第一基極層）