[發明專利]外基區下具有低電阻屏蔽層的雙極晶體管及其制備方法

無效

• 申請號: 201310001441.9
• 申請日: 2013-01-04
• 公開（公告）號: CN103035687A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 付軍;王玉東;崔杰;趙悅;張偉;劉志弘;許平
• 申請（專利權）人: 清華大學
• 主分類號: H01L29/73
• 分類號: H01L29/73;H01L29/06;H01L21/331
• 代理公司: 北京中偉智信專利商標代理事務所 11325
• 代理人: 張岱

1.一種外基區下具有低電阻屏蔽層的雙極晶體管，其特征在于：所述晶體管包括第一導電類型的硅外延層，位于所述硅外延層內的局部氧化區和第一導電類型選擇注入集電區，位于所述硅外延層和所述局部氧化區上方的屏蔽結構、Si/SiGe/Si單晶外基區和本征基區Si/SiGe/Si外延層，位于本征基區Si/SiGe/Si外延層上的第一導電類型重摻雜多晶硅發射區，位于本征基區Si/SiGe/Si外延層內且對應所述多晶硅發射區的第一導電類型重摻雜單晶發射區，位于所述屏蔽結構上的Si/SiGe/Si多晶外基區，連接所述多晶硅發射區的發射極金屬電極，以及連接所述Si/SiGe/Si多晶外基區的基極金屬電極；所述屏蔽結構包括屏蔽層和位于所述屏蔽層上下兩側的氧化硅層。

2.一種外基區下具有低電阻屏蔽層的雙極晶體管制備方法，其特征在于，所述方法包括下述步驟：

2.1在襯底上制備第一導電類型的硅外延層，在硅外延層中的部分區域內形成局部氧化區(12)，形成局部氧化區(12)后剩余的硅外延層區域成為硅集電區(10)；

2.2在所得結構上淀積第一氧化硅層(14)，在所述第一氧化硅層(14)上制備低電阻屏蔽層(16)；所述屏蔽層(16)為利用淀積或濺射方法形成的低電阻金屬層，或者為低電阻重摻雜多晶硅層，該屏蔽層的薄層電阻小于30歐姆/方；

2.3光刻、刻蝕低電阻屏蔽層(16)的中間部分，刻蝕停止在第一氧化硅層(14)上面，形成第一窗口(18)；

2.4在所得結構上淀積第二氧化硅層(20)；

2.5光刻、刻蝕去除第二氧化硅層(20)和第一氧化硅層(14)的中間部分，在第一窗口(18)內部形成第二窗口(22)；刻蝕停止在硅集電區(10)上面；利用一次或者多次光刻掩蔽的離子注入在硅集電區(10)內形成第一導電類型的選擇注入集電區(23)；

2.6在第二窗口(22)底部露出的硅集電區(10)表面上生長本征基區Si/SiGe/Si外延層(24)，同時在第一氧化硅層(14)露出的側壁、以及第二氧化硅層(20)的側壁和表面上淀積Si/SiGe/Si多晶層(26)；

2.7在所得結構上淀積發射區窗口介質層(28)；

2.8光刻、刻蝕所述發射區窗口介質層(28)的中間部分，在第二窗口(22)內形成發射區窗口(30)，并露出本征基區Si/SiGe/Si外延層(24)；

2.9在所得結構上形成第一導電類型重摻雜多晶硅層(32)；

2.10利用光刻工藝在光刻膠(34)的掩蔽下去除部分多晶硅層(32)和發射區窗口介質層(28)，刻蝕停止在本征基區Si/SiGe/Si外延層(24)和Si/SiGe/Si多晶層(26)的表面；剩余的多晶硅層(32)形成第一導電類型重摻雜多晶硅發射區(33)；

2.11在光刻膠(34)掩蔽下對Si/SiGe/Si多晶層(26)和本征基區Si/SiGe/Si外延層(24)進行第二導電類型重摻雜離子注入，在本征基區Si/SiGe/Si外延層(24)內形成第二導電類型重摻雜Si/SiGe/Si單晶外基區(36)，同時Si/SiGe/Si多晶層(26)成為第二導電類型重摻雜Si/SiGe/Si多晶外基區(27)；

2.12去掉光刻膠(34)；使得多晶硅發射區(33)中雜質發生外擴散，在本征基區Si/SiGe/Si外延層(24)內形成第一導電類型重摻雜單晶發射區(38)；

2.13淀積孔介質(40)，孔刻蝕，金屬濺射和刻蝕形成發射極金屬電極(42)和基極金屬電極(44)，完成器件制備。

3.根據權利要求2所述的外基區下具有低電阻屏蔽層的雙極晶體管制備方法，其特征在于，步驟2.1中通過挖淺槽再填充介質材料的辦法或局部氧化的方法在硅外延層中的部分區域內形成局部氧化區(12)。

4.根據權利要求2所述的外基區下具有低電阻屏蔽層的雙極晶體管制備方法，其特征在于，步驟2.1中局部氧化區(12)材料為氧化硅。

5.根據權利要求2所述的外基區下具有低電阻屏蔽層的雙極晶體管制備方法，其特征在于，步驟2.2中采用原位摻雜淀積或先淀積再采用劑量大于10¹⁴cm^-2的離子注入的方法形成重摻雜多晶硅層。