[發明專利]對二進制轉換的自修改代碼以及交叉修改代碼的處理

有效

• 申請號: 201280077331.4
• 申請日: 2012-12-27
• 公開（公告）號: CN104813278B
• 公開（公告）日: 2019-01-01
• 發明（設計）人: N·L·庫雷;D·凱珀爾;N·庫馬;O·倫佩爾;M·奈利;N·尼爾拉坎塔姆;H·P·安文;S·溫克爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/06
• 分類號: G06F9/06;G06F9/30;G06F15/76
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張東梅

處理器核包括執行第一經轉換的指令的處理器，所述第一經轉換的指令是從存儲在存儲器的第一頁面中的第一指令轉換的。處理器還包括存儲從存儲器中的物理圖譜(PhysMap)中讀取的第一轉換指示符的轉換指示符代理(XTBA)。在一個實施例中，第一轉換指示符將指出在轉換第一指令之后是否修改第一頁面。描述并要求保護其他實施例。

技術領域

發明領域是對二進制轉換的自修改代碼以及交叉修改代碼的處理。

背景

可以設計處理器核，以執行以特定編碼語言編寫的代碼。為了讓程序由一個特定核執行，程序代碼可能需要從與該特定核不兼容的第一編碼語言轉換到與該特定核兼容的第二編碼語言，被稱為二進制轉換。

自修改代碼(SMC)是指在執行過程中被修改的代碼，例如，在執行時SMC的一個或多個指令修改SMC的其他指令。交叉修改代碼(XMC)是指可在第一處理器核執行的，并且當執行時導致對可在第二處理器核上執行的第二代碼的修改的第一代碼。SMC或XMC可以在執行之前被部分轉換或完全轉換。與在前進到下一指令之前轉換并執行每一指令相比，在執行之前轉換多個指令可能會在轉換的代碼中帶來異常。轉換的代碼中的異常會導致輸出中的錯誤。

附圖簡述

圖1是根據本發明的一個實施例的包括多個處理器核的處理器的框圖。

圖2包括包括根據本發明的各實施例的存儲代碼的存儲器的一部分的框圖。

圖3是根據本發明的一個實施例的轉換指示符代理(XTBA)的框圖。

圖4是根據本發明一實施例的與處理器相關聯的緩存存儲器的框圖。

圖5是根據本發明的一個實施例的處理自修改代碼(SMC)的方法的流程圖。

圖6是根據本發明的一個實施例的處理交叉修改代碼(XMC)的方法的流程圖。

圖7是根據本發明的一個實施例的處理器核的框圖。

圖8是根據本發明的實施例的處理器的框圖。

圖9是根據本發明的另一實施例的多域處理器的框圖。

圖10是包括多個核的處理器的實施例的框圖。

圖11是根據本發明的實施例的系統的框圖。

具體實施方式

在各實施例中，提供了用于執行包括SMC或XMC的經轉換代碼的方法和設備。在一個實施例中，處理器包括執行經轉換的第一指令的核，所述經轉換的第一指令是從存儲在存儲器的一個頁面中的第一指令轉換的。核還包括轉換指示代理(XTBA)，例如，存儲第一轉換指示符的專用的緩存存儲器，所述第一轉換指示符指出在第一指令的轉換完成之后頁面的內容是否被修改。

現在參照圖1，其中示出了根據本發明一實施例的包括多個核的處理器100的框圖。在一個實施例中，處理器100可包括核102、120、130以及140。核102可包括用于執行指令的執行單元104，該指令可以存儲在緩存存儲器或可以被從系統存儲器160(例如，動態隨機存取存儲器(DRAM))中檢索；用于存儲一個或多個轉換指示符的XTBA 106；一級數據緩存(D$)108；二級(中間)數據緩存(MLC)110；以及三級(末級)數據緩存(LLC)112。核120、130以及140中的每一個都可以具有對應的XTBA以及對應的一級緩存、二級緩存以及三級緩存。