[發明專利]基于環形緩沖器的數據的自適應偏移同步

有效

• 申請號: 201280074005.8
• 申請日: 2012-06-18
• 公開（公告）號: CN104380273B
• 公開（公告）日: 2017-10-24
• 發明（設計）人: 周明東;傅光寧;鄔聞嘉
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 張立達,王英

1.一種用于同步第一電路和第二電路之間的操作的方法，所述方法包括：

以第一數據速率將來自所述第一電路的數據寫入第一環形緩沖器，所述第一環形緩沖器具有固定長度的緩沖單元以及相應的讀取緩沖器指示符和寫入緩沖器指示符；

以第二數據速率將來自所述第一環形緩沖器的所緩沖的數據讀取到所述第二電路；

檢測所述讀取緩沖器指示符和所述寫入緩沖器指示符的各自的位置；

對所述指示符之間的相對位置進行動態調整以便至少實現預定的最小間距，其中，所述動態調整包括：向所述第一環形緩沖器選擇性地添加或者從所述第一環形緩沖器選擇性地刪除所述數據的一些部分；

以所述第二數據速率將來自所述第二電路的發送數據寫入第二環形緩沖器，所述第二環形緩沖器具有相應的寫入指針和讀取指針；

以所述第一數據速率將來自所述第二環形緩沖器的所緩沖的發送數據讀取到所述第一電路；以及

基于延遲參數來自適應地調整所述第二環形緩沖器讀取指針和寫入指針的位置，

其中所述第二數據速率基于所述第一環形緩沖器的所述讀取緩沖器指示符和所述寫入緩沖器指示符之間實現的所述最小間距。

2.根據權利要求1所述的方法，其中，所述延遲參數包括所述第二電路相對于所述第一電路的操作延時，并且自適應調整包括：對所述第二環形緩沖器讀取指針和寫入指針之間的所述相對位置進行自適應調整以匹配所述延時。

3.根據權利要求2所述的方法，其中，所述第二環形緩沖器的所述寫入指針響應于與所述第二電路相關聯的第一定時基準，并且所述第二環形緩沖器的所述讀取指針響應于與所述第一電路相關聯的第二定時基準。

4.根據權利要求3所述的方法，其中，所述第一定時基準與所述第二定時基準之間的相位差與所述延時相對應。

5.根據權利要求3所述的方法，其中，所述第一定時基準包括利用由所述第一電路接收的數據恢復的時鐘，并且所述第二定時基準包括向所述第二電路提供時鐘的本地時鐘。

6.一種集成電路設備，其包括：

第一電路，其響應于第一定時基準；

第二電路，其響應于第二定時基準；以及

緩沖電路，其包括可操作為響應于接收寫入指針從所述第一電路接收數據的接收環形緩沖器，所述接收環形緩沖器可操作為響應于接收讀取指針向所述第二電路傳送數據；

其中，所述第二電路對所述接收讀取指針和所述接收寫入指針之間的相對位置進行調整，以便在它們之間實現預定的最小間距，并且其中所述集成電路設備還包括：

發送環形緩沖器，其用于：響應于發送寫入指針從所述第二電路接收數據，并且響應于發送讀取指針向所述第一電路傳送發送數據，其中，所述發送寫入指針與所述第二定時基準同步，并且所述發送讀取指針與所述第一定時基準同步，

其中向所述第二電路傳送數據的數據速率基于所述接收環形緩沖器的所述接收寫入指針和所述接收讀取指針之間實現的所述預定的最小間距。

7.根據權利要求6所述的集成電路設備，其中，所述第一電路包括脈沖編碼調制(PCM)控制器，并且所述第二電路包括軟DSP電路。

8.根據權利要求6所述的集成電路設備，其中，所述第一定時基準是從與所述第一電路相關聯的數據恢復的所恢復的時鐘信號，并且所述第二定時基準包括本地時鐘信號。

9.根據權利要求6所述的集成電路設備，其中，所述第二電路包括：

邏輯單元，其可操作為檢測所述發送讀取指針和所述發送寫入指針之間的所述相對位置以及基于在所述發送讀取指針和所述發送寫入指針之間檢測到的延遲的閾值水平對所述相對位置進行自適應調整。

10.根據權利要求9所述的集成電路設備，其中，所述第二電路展示相對于所述第一電路的延時，并且所述自適應調整重新安排所述發送讀取指針和所述發送寫入指針之間的所述相對位置以匹配所述延時。