[發明專利]用于存儲器設備的芯片上冗余修復

有效

• 申請號: 201280072114.6
• 申請日: 2012-03-30
• 公開（公告）號: CN104205232B
• 公開（公告）日: 2017-05-31
• 發明（設計）人: D.科布拉;D.J.齊默曼;V.K.納塔拉詹
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C29/00
• 分類號: G11C29/00;G11C11/4063
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 臧永杰,姜甜

技術領域

本發明的實施例一般涉及電子設備領域，并且更具體地涉及用于存儲器設備的芯片上冗余修復。

背景技術

為了提供用于計算操作的更密集的存儲器，已經發展了牽涉具有多個緊密耦合的存儲器元件的存儲器設備（其可以被稱為3D堆疊的存儲器或堆疊的存儲器）的概念。3D堆疊的存儲器可以包括DRAM（動態隨機存取存儲器）存儲器元件的耦合的層或封裝，其可以被稱為存儲器堆疊。堆疊的存儲器可以用于在單個設備或封裝中提供大量計算機存儲器，其中設備或封裝還可以包括某些系統組件，諸如存儲器控制器和CPU（中央處理單元）。

然而，相比于更簡單的存儲器元件的成本，在3D堆疊的存儲器的制造中可能存在顯著的成本。在堆疊的存儲器設備的構建中，在制作時沒有瑕疵的存儲器管芯可能在3D堆疊的存儲器封裝的制造中產生瑕疵。因此，有缺陷的存儲器設備的成本對于設備制造商或者對于購買電子設備的消費者而言可能是顯著的。

附圖說明

作為示例而非作為限制地在附圖的各圖中圖示本發明的實施例，其中同樣的參考標號是指類似的元件。

圖1圖示包括冗余修復邏輯的存儲器的實施例；

圖2是圖示用于存儲器設備的冗余修復過程的實施例的流程圖；

圖3是利用通過缺陷元件追蹤的存儲器修復的用于存儲器設備的冗余修復邏輯的實施例的圖示；

圖4是利用存儲器大小減小和用于存儲器的組塊的地址轉換的用于存儲器設備的冗余修復邏輯的實施例的圖示；

圖5是利用存儲器大小減小和用于地址條目的地址轉換的用于存儲器設備的冗余修復邏輯的實施例的圖示；

圖6是包括用于對存儲器的部分進行冗余修復的元件的裝置或系統的實施例的圖示；以及

圖7圖示了包括具有用于對存儲器的部分進行冗余修復的元件的堆疊存儲器的計算系統的實施例。

具體實施方式

本發明的實施例一般目的在于用于存儲器設備的芯片上冗余修復。

如本文所使用的：

“3D堆疊的存儲器”（其中3D指示三維）或“堆疊的存儲器”意指包括一個或多個耦合的存儲器管芯層、存儲器封裝或其它存儲器元件的計算機存儲器。存儲器可以豎直堆疊或水平（諸如并排）堆疊，或者以其它方式包含耦合在一起的存儲器元件。特別地，堆疊的存儲器DRAM設備或系統可以包括具有多個DRAM管芯層的存儲器設備。堆疊的存儲器設備還可以在設備中包括系統元件，其在本文中可以被稱為系統層或元件，其中系統層可以包括諸如CPU（中央處理單元）、存儲器控制器和其它相關系統元件之類的元件。系統層可以包括芯片上系統（SoC）。在一些實施例中，邏輯芯片可以是應用處理器或圖形處理單元（GPU）。

隨著堆疊DRAM標準（諸如WideIO標準）的出現，DRAM晶片可以在具有存儲器堆疊的相同封裝中堆疊有諸如芯片上系統（SoC）晶片之類的系統元件。堆疊的存儲器可以利用硅通孔（TSV）制造技術，其中穿過硅管芯而產生通孔以提供穿過存儲器堆疊的信號路徑。

然而，堆疊的存儲器設備可以包括系統芯片和一個或多個DRAM芯片，其中組件和設備構建相比于較舊的單層存儲器而言相對昂貴。在制造之后，可能存在有缺陷的存儲器單元，因此冒有如果丟棄缺陷設備則有顯著成本的風險。如果具有缺陷部分的每個堆疊的存儲器設備被丟棄，則相比于常規單管芯存儲器中的缺陷，結果造成的損失顯著更大，因為在堆疊的存儲器中堆疊的DRAM封裝和SoC二者將都丟失。在一些實施例中，修復邏輯慮及對存儲器設備的存儲器控制器透明的修復，其可以操作成通過使用包括缺陷存儲器部分的地址在內的地址而將數據讀取到DRAM和從其寫數據。

在常規設備中，某些冗余特征可以在遭遇故障時存在。然而，一般需要存儲器設備的修復發生在存儲器設備上。在堆疊的存儲器設備中，取決于DRAM的制造商，存儲器層可以從設備到設備而不同。

在一些實施例中，用于存儲器設備的芯片上冗余修復技術，其中該技術可以包括：

（1）在一些實施例中，在存儲器設備的SoC中實現修復技術，并且因此在設備的DRAM側上無需改變，其中結果是冗余為供應商無關的。為此原因，可以在存儲器設備的生產中利用多個供應商，這可以被制造商用于滿足對于高容量產品的供應和需求。

（2）在一些實施例中，冗余修復可以在不修改冗余技術或過程的情況下應用于未來的DRAM設備。

（3）在一些實施例中，冗余修復技術支持靜態和動態冗余修復二者。