[發(fā)明專(zhuān)利]用于堆疊的存儲(chǔ)器架構(gòu)的內(nèi)建自測(cè)試

有效

• 申請(qǐng)?zhí)枺?/td>: 201280072098.0
• 申請(qǐng)日: 2012-03-30
• 公開(kāi)（公告）號(hào): CN104205233B
• 公開(kāi)（公告）日: 2017-06-23
• 發(fā)明（設(shè)計(jì)）人: D.科布拉;D.齊默曼;V.K.納塔拉簡(jiǎn)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 英特爾公司
• 主分類(lèi)號(hào): G11C29/12
• 分類(lèi)號(hào): G11C29/12;G11C11/4063
• 代理公司: 中國(guó)專(zhuān)利代理(香港)有限公司72001
• 代理人: 臧永杰,馬永利

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例一般地涉及電子設(shè)備的領(lǐng)域，并且更具體地涉及用于堆疊的存儲(chǔ)器架構(gòu)的內(nèi)建自測(cè)試。

背景技術(shù)

為了為計(jì)算操作提供更為密集的存儲(chǔ)器，已經(jīng)發(fā)展了涉及具有多個(gè)緊密耦合的存儲(chǔ)器元件的存儲(chǔ)器設(shè)備（其可以被稱(chēng)作3D堆疊的存儲(chǔ)器或堆疊的存儲(chǔ)器）的概念。3D堆疊的存儲(chǔ)器可以包括所耦合的DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）存儲(chǔ)器元件的層或封裝，其可以被稱(chēng)作存儲(chǔ)器堆疊。堆疊的存儲(chǔ)器可以被用來(lái)在單個(gè)設(shè)備或封裝中提供大量計(jì)算機(jī)存儲(chǔ)器，其中所述設(shè)備或封裝還可以包括某些系統(tǒng)組件，諸如存儲(chǔ)器控制器和CPU（中央處理單元）。

雖然堆疊的存儲(chǔ)器技術(shù)允許為各種各樣的不同設(shè)備提供存儲(chǔ)器設(shè)備，但是堆疊的存儲(chǔ)器架構(gòu)在個(gè)體存儲(chǔ)器設(shè)備的制造中產(chǎn)生附加成本和復(fù)雜度，以及利用了可能生成存儲(chǔ)器設(shè)備中缺陷的過(guò)程和結(jié)構(gòu)。

然而，用于常規(guī)存儲(chǔ)器的測(cè)試可能不足以用于堆疊的存儲(chǔ)器設(shè)備，所述堆疊的存儲(chǔ)器設(shè)備包括由系統(tǒng)元件所控制的多個(gè)互連的存儲(chǔ)器層。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例一般而言目的在于用于堆疊的存儲(chǔ)器架構(gòu)的內(nèi)建自測(cè)試。

如本文所使用的：

“3D堆疊的存儲(chǔ)器”（其中3D指示三維）或“堆疊的存儲(chǔ)器”意味著包括多個(gè)耦合的存儲(chǔ)器層、存儲(chǔ)器封裝或其它存儲(chǔ)器元件的計(jì)算機(jī)存儲(chǔ)器。存儲(chǔ)器可以是豎直堆疊或水平（諸如并排）堆疊的，或者以其它方式包含被耦合在一起的存儲(chǔ)器元件。特別地，堆疊的存儲(chǔ)器DRAM設(shè)備或系統(tǒng)可以包括具有多個(gè)DRAM層的存儲(chǔ)器設(shè)備。堆疊的存儲(chǔ)器設(shè)備還可以包括所述設(shè)備中的系統(tǒng)元件，諸如CPU（中央處理單元）、存儲(chǔ)器控制器和其它相關(guān)系統(tǒng)元件。

在一些實(shí)施例中，一種裝置、系統(tǒng)或方法提供了用于堆疊的存儲(chǔ)器架構(gòu)的內(nèi)建自測(cè)試接口。隨著堆疊的DRAM標(biāo)準(zhǔn)（如WideIO）的出現(xiàn)，利用由硅通孔（TSV）制造技術(shù)所生成的互連，一個(gè)或多個(gè)DRAM晶片在相同封裝中與芯片上系統(tǒng)（SoC）晶片堆疊或以其它方式耦合在一起。TSV和WideIO DRAM（以及未來(lái)的存儲(chǔ)器標(biāo)準(zhǔn)）的組合可以結(jié)果產(chǎn)生面積節(jié)省、平臺(tái)功率節(jié)省以及性能提高。

然而，用于堆疊的存儲(chǔ)器的裝配過(guò)程和TSV制造可能潛在地引入缺陷，并且存儲(chǔ)器設(shè)備因此可能需要嚴(yán)格的DRAM測(cè)試。在一些實(shí)施例中，存儲(chǔ)器系統(tǒng)的BIST（內(nèi)建自測(cè)試）引擎被用來(lái)測(cè)試存儲(chǔ)器設(shè)備的存儲(chǔ)器。在一些實(shí)施例中，裝置或系統(tǒng)將BIST引擎用于系統(tǒng)芯片，其于是可以在針對(duì)DRAM測(cè)試進(jìn)行很少修改的情況下被加以利用。

通常通過(guò)使用直接測(cè)試訪(fǎng)問(wèn)、使用供應(yīng)商接口、使用功能模式或者使用IO測(cè)試引擎來(lái)測(cè)試DRAM。對(duì)于在堆疊的存儲(chǔ)器架構(gòu)中不包括TSV的傳統(tǒng)DRAM而言，對(duì)于測(cè)試DRAM存儲(chǔ)器單元的需求可能是最小的。然而，諸如TSV制造過(guò)程和SOC熱輻射之類(lèi)的因素可能在堆疊的DRAM架構(gòu)中引入缺陷或引入可靠性擔(dān)憂(yōu)。在一些實(shí)施例中，提供專(zhuān)用BIST引擎來(lái)測(cè)試DRAM。

在一些實(shí)施例中，邏輯管芯包括測(cè)試電路，其中存儲(chǔ)器設(shè)備進(jìn)行操作以利用邏輯管芯測(cè)試電路來(lái)測(cè)試存儲(chǔ)器設(shè)備的DRAM，諸如一個(gè)或多個(gè)DRAM層，諸如邏輯管芯之上的DRAM層。在一些實(shí)施例中，存儲(chǔ)器設(shè)備允許利用并再用所述邏輯結(jié)構(gòu)以測(cè)試存儲(chǔ)器堆疊中的存儲(chǔ)器。

BIST引擎通常包括控制器以及與存儲(chǔ)器對(duì)接的比較器邏輯。計(jì)算機(jī)芯片中的常規(guī)BIST引擎可以包括能夠?yàn)榻o定算法生成對(duì)存儲(chǔ)器的地址和數(shù)據(jù)的控制器，以及對(duì)預(yù)期數(shù)據(jù)與來(lái)自存儲(chǔ)器的實(shí)際數(shù)據(jù)進(jìn)行比較的比較器邏輯。BIST控制器能夠?yàn)榻o定算法生成對(duì)存儲(chǔ)器的地址和數(shù)據(jù)。比較器邏輯用以通過(guò)將預(yù)期數(shù)據(jù)與來(lái)自存儲(chǔ)器的實(shí)際數(shù)據(jù)進(jìn)行比較而檢測(cè)故障。然而，這樣的BIST引擎局限于特定的實(shí)現(xiàn)和存儲(chǔ)器。

在一些實(shí)施例中，讀和寫(xiě)請(qǐng)求、地址以及數(shù)據(jù)（在讀的情況下為寫(xiě)數(shù)據(jù)和預(yù)期數(shù)據(jù)二者）被存儲(chǔ)在諸如FIFO（先進(jìn)先出）存儲(chǔ)器之類(lèi)的測(cè)試數(shù)據(jù)存儲(chǔ)器中，以用于利用BIST引擎進(jìn)行操作。在一些實(shí)施例中，當(dāng)FIFO存儲(chǔ)器滿(mǎn)了時(shí)，BIST引擎時(shí)鐘斷開(kāi)（gated off）。在一些實(shí)施例中，實(shí)現(xiàn)狀態(tài)機(jī)邏輯以從FIFO存儲(chǔ)器取出數(shù)據(jù)，并且基于所取出的數(shù)據(jù)，向存儲(chǔ)器控制器發(fā)送寫(xiě)或讀請(qǐng)求。在一些實(shí)施例中，可以包括以對(duì)于存儲(chǔ)器控制器可理解的格式來(lái)對(duì)讀和寫(xiě)請(qǐng)求進(jìn)行編碼的邏輯。一旦完成了給定的讀或?qū)懯聞?wù)，如果附加條目如果可用，則狀態(tài)機(jī)就可以取出下一個(gè)FIFO條目。