[發(fā)明專利]用于處理從非易失性存儲器陣列檢索的狀態(tài)置信度數(shù)據(jù)的方法和設(shè)備

有效

• 申請?zhí)枺?/td>: 201280072014.3
• 申請日: 2012-03-29
• 公開（公告）號: CN104205235B
• 公開（公告）日: 2017-08-08
• 發(fā)明（設(shè)計）人: M.高曼;W.D.特蘭;A.S.馬德拉斯瓦拉;樸成浩
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G11C29/42
• 分類號: G11C29/42;G11C16/26;G11C16/34
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 呂傳奇,馬永利

背景技術(shù)

隨著存儲器件中的存儲單元尺寸縮小至較小的尺寸，數(shù)據(jù)存儲的完整性受到挑戰(zhàn)。特別地，諸如NAND閃速存儲器之類的非易失性存儲器件中的原始位出錯率已被觀察到隨著減小的存儲單元尺寸而增加。NAND閃速架構(gòu)被結(jié)構(gòu)化成使得存儲器更多地像塊器件被訪問，該塊器件包括硬盤或存儲卡，其中，塊可包含多個頁面。NAND技術(shù)依賴于糾錯碼（ECC）過程來補償在正常器件操作期間可自發(fā)地出故障的位。

為了實現(xiàn)可容忍位出錯率，通常在系統(tǒng)層級采用糾錯引擎。在新生代的NAND產(chǎn)品中已采用的最常見ECC使用所謂的BCH代碼（縮寫是從發(fā)明人的姓名Bose、Ray-Chaudhuri和Hocquenghem導(dǎo)出的）。然而，BCH代碼可能不能輸送隨著存儲器存儲單元尺寸繼續(xù)調(diào)整至更小尺寸而在未來幾代NAND產(chǎn)品中可能要求的糾錯能力。

另一方面，諸如低密度奇偶校驗（LDPC）之類的錯誤代碼提供更大的能力，但是要求NAND存儲器以與常規(guī)用戶數(shù)據(jù)不同的方式提供數(shù)據(jù)。不同于BCH方法，其使用“硬解碼”，包括LDPC的某些代碼啟用“軟解碼”，其中，除每個位值之外，解碼器還能夠使用其他數(shù)據(jù)來估計位的可靠性。軟解碼相比于硬解碼而言能夠提供顯著的修正能力增益，因為解碼器知道哪些位更有可能翻轉(zhuǎn)且可以在其修正算法中使用此信息。特別地，LPDC程序要求提供狀態(tài)置信度數(shù)據(jù)。狀態(tài)置信度數(shù)據(jù)指的是反映數(shù)據(jù)的可靠性以指示存儲器存儲單元的狀態(tài)的數(shù)據(jù)。在采用LDPC方案的糾錯方法中，ECC引擎可將狀態(tài)置信度信息轉(zhuǎn)換成常規(guī)用戶數(shù)據(jù)。

為了實現(xiàn)用于諸如NAND存儲器件之類的非易失性存儲器件的狀態(tài)置信度數(shù)據(jù)的高效生成，目前方案可能要求修改。相應(yīng)地，可能需要改善的技術(shù)和設(shè)備以解決這些及其他問題。

附圖說明

圖1描述了系統(tǒng)實施例的框圖。

圖2描述了另一系統(tǒng)實施例的框圖。

圖3描述了另一系統(tǒng)實施例的框圖。

圖4描述了另一系統(tǒng)實施例的框圖。

圖5描述了根據(jù)本實施例的情形。

圖6a—6c描述了替換示例性布置。

圖7描述了采用圖6a的布置的另一情形。

圖8a—8c描述了根據(jù)本實施例的另一情形。

圖9描述了示例性實施例的操作。

圖10呈現(xiàn)示例性第一邏輯流程。

圖11描述了示例性第二邏輯流程。

圖12描述了示例性第三邏輯流程。

圖13描述了示例性第四邏輯流程。

圖14描述了示例性第五邏輯流程。

圖15是示例性系統(tǒng)實施例的圖。

具體實施方式

各種實施例涉及到用以讀取并修正存儲在非易失性存儲器中的數(shù)據(jù)的新型系統(tǒng)、設(shè)備以及方法。特別地，本實施例的方法和設(shè)備可處理存儲數(shù)據(jù)以確定數(shù)據(jù)錯誤的可能性。各種實施例針對狀態(tài)置信度數(shù)據(jù)的生成和該數(shù)據(jù)的處理，使得可應(yīng)用更準確且高效的糾錯。

在各種實施例中，可將要修正的數(shù)據(jù)存儲在非易失性存儲器陣列中，諸如NAND閃速存儲器、相變存儲器（PCM）、自旋存儲器；堆疊相變存儲器（PCMS）、磁阻隨機存取存儲器（MRAM）、自旋存儲器、納米線存儲器、鐵電晶體管隨機存取存儲器（FeTRAM）或可能期望從其提取關(guān)于存儲在存儲器中的信息的狀態(tài)置信度數(shù)據(jù)的其他存儲器。

在諸如NAND閃速存儲器技術(shù)之類的非易失性存儲器中，使用浮柵晶體管來存儲電荷，其控制開啟控制給定存儲器存儲單元的浮柵晶體管所需的閾值電壓（V_T）。用于給定存儲器存儲單元的V_T水平又用來確定該存儲器存儲單元的邏輯狀態(tài)。在NAND閃速架構(gòu)中，存儲器陣列被連接到字線和位線，多個晶體管被串聯(lián)地連接在其中。只有當所有字線都被拉高（在晶體管的V_T以上）時，位線才被拉低。為了執(zhí)行讀操作，通常大部分字線被上拉至已編程位的V_T以上，而一個被上拉至剛好超過被擦掉位的V_T之上。如果所選位未被編程，則該串聯(lián)組將進行傳導(dǎo)（并將位線拉低）。

隨著NAND閃存的存儲器尺寸增加，相鄰存儲單元之間的間隔減小且錯誤生成的可能性增加，如前所述。為了解決此問題，各種實施例提供了讀取NAND器件的改善方法，使得能夠更準確地且高效地確定存儲器存儲單元的邏輯狀態(tài)。特別地，如下面詳述的，本實施例提供了用于對從對存儲器存儲單元執(zhí)行多次感測操作導(dǎo)出的狀態(tài)置信度信息進行編碼和管理的新型程序。