[發明專利]振幅敏感的液壓阻尼器

有效

• 申請號: 201280071990.7
• 申請日: 2014-09-23
• 公開（公告）號: CN104199276A
• 公開（公告）日: 2014-12-10
• 發明（設計）人: 李亞鋒;張振軍
• 申請（專利權）人: 李亞鋒
• 主分類號: G04F10/04
• 分類號: G04F10/04
• 代理公司: 北京市盈科律師事務所 11344
• 代理人: 馬麗麗

技術領域

本發明涉及信號時間測量領域，具體涉及一種基于FPGA的信號時差測量方法，以及一種用于測量兩信號的時差的時間數字轉換器。

背景技術

時間是物質存在和運動的基本屬性之一。精密的時間作為科學研究、科學試驗和工程技術的基本物理參量，為一切動力學系統和時序過程的測量和定量研究提供了必不可少的時基坐標，在航空航天、深空通訊、地址測繪、導航通信和科學計量等應用研究領域尤為重要。

TDC(Time-to-Digital?Converter，即時間數字轉換器)是常用的時間間隔測量電子學電路。早期的TDC電路通常由印刷電路板上的分立元件組成，且通常是模擬數字混合電路。由于分立元件的離散性和高功耗常導致電路占用面積大，一致性差等缺點；而模擬元件容易受到環境因素的影響，也會導致電路穩定性較差。隨著科學技術的發展，后來TDC電路的設計分為兩種，一種用幾個功能獨立的集成電路搭建成一個或幾個TEC，另一種是專用的TDC芯片。專用TDC芯片性價比高，但是專用TDC是定型的，在使用方面總會遇到不能適應的情況，而集成電路的開發成本高。

近年來，由于可編程ASIC(Application-specific?integrated?circuit，即專用集成電路)技術的迅速發展，特別是FPGA(Field?Programmable?Gate?Array,即現場可編輯邏輯閘陣列)的發展，芯片制造工藝的進步，使得用FPGA來實現TDC成為可能。

已有的基于FPGA的進位鏈技術來實現TDC對信號的時間或時差進行測量的方法，其原理是基于FPGA基本邏輯單元LE間的專用進位鏈延時單元作為最小時間測量單元LSB，利用時間內插技術進行精細時間測量，之后對鎖存數據進行譯碼，得到測量數據。該方法可以實現高精度的時間測量，但是依賴于FPGA中特殊的邏輯資源，容易受到FPGA不同系列特性及演變發展的限制，且作為最小測量單元的進位鏈的延時隨器件種類、環境溫度、工作電壓、工作時間等因素變化較大，容易導致測量結果不準確。

發明內容

本發明針對現有技術中對信號的時差進行測量時易受到溫度、工作電壓等環境條件的影響而導致測量結果不準確的技術問題，提供一種基于FPGA的信號時差測量方法及時間數字轉換器。

本發明提出的一種基于FPGA的信號時差測量方法，其包括以下步驟：

接收到第一信號時，產生慢時鐘信號，同時對所述慢時鐘信號的周期進行計數；

接收到第二信號時，產生快時鐘信號，利用所述快時鐘信號的上升沿去檢測所述慢時鐘信號的電平，同時對所述快時鐘信號的周期進行計數；

若利用所述快時鐘信號的上升沿檢測到所述慢時鐘信號的電平發生變化，則產生一標識信號，并停止對所述快時鐘信號和所述慢時鐘信號信號的周期的計數；

根據所述標識信號產生時，所述慢時鐘信號的電平是處于上升沿還是處于下降沿，結合所述慢時鐘信號的周期及計數所得的周期個數、所述快時鐘信號的周期及計數所得的周期個數，相應計算所述第一信號和第二信號的時差。

具體的，所述相應計算所述第一信號和第二信號的時差的步驟具體如下：

當所述標識信號產生時，所述慢時鐘信號的電平正好處于上升沿，則由以下公式(1)計算所述第一信號和第二信號的時差，當所述慢時鐘信號的電平正好處于下降沿，則由以下公式(2)計算所述第一信號和第二信號的時差：

T_start-stop＝cnt_s×T_s-cnt_f×T_f???(1)