[發明專利]用于差分輸入/輸出接口的電涌保護

有效

• 申請號: 201280069636.0
• 申請日: 2012-02-15
• 公開（公告）號: CN104145391B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: Q·朱;G·尹
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/04
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 張揚,王英

1.一種具有第一和第二差分輸入/輸出I/O引腳并具有電涌保護電路的集成電路器件，其中，所述電涌保護電路包括：

保護晶體管，其連接在所述第一和第二差分I/O引腳之間并且具有用于接收控制信號的柵極；

正電涌檢測電路，包括：

比較器，其具有與第一電源電壓相耦合的正輸入，與大于所述第一電源電壓的第二電源電壓相耦合的負輸入，與所述第一電源電壓并且與地電位相耦合的電源端子，以及用于生成表明所述第一電源電壓是否已經變得大于所述第二電源電壓的正電涌檢測信號的輸出；

負電涌檢測電路，包括：

第一比較器，其具有與地電位相耦合的正輸入，與所述第一差分I/O引腳相耦合的負輸入，與所述第一電源電壓和地電位相耦合的電源端子，以及用于生成表明所述第一差分I/O引腳上的所述電壓是否已經變得低于地電位的第一負電涌檢測信號的輸出；以及

第二比較器，其具有與地電位相耦合的正輸入，與所述第二差分I/O引腳相耦合的負輸入，與所述第一電源電壓和地電位相耦合的電源端子，以及用于生成表明所述第二差分I/O引腳上的所述電壓是否已經變得低于地電位的第二負電涌檢測信號的輸出；以及

組合邏輯門，其具有與所述正電涌檢測電路的所述比較器的所述輸出相耦合的第一輸入，與所述負電涌檢測電路的所述第一比較器的所述輸出相耦合的第二輸入，與所述負電涌檢測電路的所述第二比較器的所述輸出相耦合的第三輸入，以及用于生成所述控制信號的輸出，其中，如果所述第一電源電壓變得比所述第二電源電壓要大，或者如果所述第一差分I/O引腳或所述第二差分I/O引腳的所述電壓電平變得低于地電位，則所述邏輯門打開所述保護晶體管以將所述第一和第二差分I/O引腳連接到一起。

2.如權利要求1所述的器件，其中，所述比較器包括單端差分放大器。

3.如權利要求1所述的器件，其中，所述負電涌檢測電路的所述第一比較器包括：

PMOS晶體管，其耦合在所述第一電源電壓和所述比較器的所述輸出之間，并具有與地電位相耦合的柵極；

NMOS晶體管，其耦合在所述比較器的所述輸出和第一結點之間，并具有與地電位相耦合的柵極；以及

電阻器，其耦合在所述第一結點和所述第一差分I/O引腳之間，

并且其中所述負電涌檢測電路的所述第二比較器包括：

PMOS晶體管，其耦合在所述第一電源電壓和所述比較器的所述輸出之間，并具有與地電位相耦合的柵極；

NMOS晶體管，其耦合在所述比較器的所述輸出和第二結點之間，并具有與地電位相耦合的柵極；以及

電阻器，其耦合在所述第二結點和所述第二差分I/O引腳之間。

4.如權利要求1所述的器件，還包括：

共模保護電路，其具有與所述第一和第二差分I/O引腳相耦合的端子，以將各個差分I/O引腳上的共模電壓脈沖釋放到地電位。

5.如權利要求4所述的器件，其中，所述共模保護電路包括：

二極管，其耦合在所述各個差分I/O引腳和所述第一電源電壓之間；

柵極接地的晶體管，其耦合在所述各個差分I/O引腳和地電位之間；以及

箝位電路，其耦合在所述第一電源電壓和地電位之間。

6.一種用于保護具有第一和第二差分輸入/輸出I/O引腳的集成電路器件免受正能量電涌和負能量電涌影響的方法，所述器件包括用于接收相對低的電源電壓的第一電源引腳以及包括用于接收相對高的電源電壓的第二電源引腳，其中，所述方法包括；

在正電涌檢測電路中將所述相對低的電源電壓與所述相對高的電源電壓進行比較，以生成正電涌檢測信號；

在負電涌檢測電路中將所述第一差分I/O引腳和所述第二差分I/O引腳的電壓電平與地電位進行比較，以生成第一負電涌檢測信號和第二負電涌檢測信號；

如果所述正電涌檢測信號表明所述相對低的電源電壓已經變得比所述相對高的電源電壓要大，則將所述第一和第二差分I/O引腳短路到一起；以及

如果所述負電涌檢測信號表明所述第一差分I/O引腳或者所述第二差分I/O引腳的所述電壓電平已經變得低于地電位，則將所述第一和第二差分I/O引腳短路到一起。