[發明專利]低電壓、低功率帶隙電路

有效

• 申請號: 201280065656.0
• 申請日: 2012-10-10
• 公開（公告）號: CN104067192A
• 公開（公告）日: 2014-09-24
• 發明（設計）人: H.V.特蘭;A.利;T.吳;H.Q.阮
• 申請（專利權）人: 硅存儲技術公司
• 主分類號: G05F1/10
• 分類號: G05F1/10;G05F3/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 馬麗娜;胡莉莉

1.一種用于生成帶隙電壓的帶隙電壓生成電路，所述電路包括：

運算放大器，具有兩個輸入和輸出；

電流鏡電路，具有至少兩個并聯電流路徑；所述電流路徑中的每一個由來自所述運算放大器的所述輸出控制；

所述電流路徑中的一個被耦合至到運算放大器的所述兩個輸入中的一個；以及

電阻器除法電路，被連接到所述另一電流路徑，所述電阻器除法電路提供所述帶隙電壓。

2.權利要求1的電壓生成電路，其中，所述兩個電流路徑中的每一個具有控制源極與漏極之間的電流的PMOS晶體管，并且其柵極被耦合到運算放大器的輸出。

3.權利要求1的電壓生成電路，其中，所述兩個電流路徑中的所述一個具有兩個并聯子路徑，并且每個子路徑被連接到運算放大器的兩個輸入中的不同的一個。

4.權利要求3的電壓生成電路，其中，所述子路徑中的一個具有連接在子路徑中的電阻器。

5.權利要求3的電壓生成電路，其中，所述電阻器除法電路包括在節點處串聯連接的第一電阻器和第二電阻器，并且所述節點提供帶隙電壓。

6.權利要求5的電壓生成電路，其中，所述第一電阻器和第二電阻器具有基本上相等的電阻值。

7.權利要求4的電壓生成電路，其中，每個電流路徑包括控制源極與漏極之間的電流的PMOS晶體管，并且其柵極被耦合到運算放大器的輸出；

雙極晶體管，具有與PMOS晶體管的源極/漏極串聯連接的發射極/集電極。

8.權利要求7的電壓生成電路，其中，子路徑中的每個具有電流源。

9.權利要求8的電壓生成電路，其中，每個子路徑中的電流源包括并聯連接的PMOS晶體管和原生MOS晶體管。

10.權利要求9的電壓生成電路，其中，所述PMOS晶體管和原生NMOS晶體管中的每一個具有柵極，該柵極具有控制偏置以模擬預定電阻值。

11.權利要求8的電壓生成電路，其中，每個子路徑中的電流源包括電阻器。

12.權利要求7的電壓生成電路，其中，子路徑中的每個被連接至到運算放大器的兩個輸入中的一個。

13.權利要求1的電壓生成電路，還包括與電阻器除法電路并聯連接的雙極晶體管。

14.權利要求1的電壓生成電路，還包括第二電阻器除法電路。

15.權利要求14的電壓生成電路，其中，到運算放大器的輸入中的一個來自所述第二電阻器除法電路。

16.權利要求1的電壓生成電路，還包括具有被連接到帶隙電壓的PMOS晶體管的第三電流路徑，并且所述PMOS晶體管被耦合到運算放大器的輸出。

17.權利要求16的電壓生成電路，其中，所述電阻器除法電路包括在輸出節點處與第二電阻器串聯連接的第一電阻器，其中所述輸出節點提供帶隙電壓，并且其中所述輸出節點被連接到第三電流路徑的PMOS晶體管。

18.權利要求1的電壓生成電路，還包括運算放大器偏置電流電路，其被連接以接收運算放大器的輸出并用于向運算放大器提供操作偏置電流。

19.權利要求18的電壓生成電路，其中，所述運算放大器偏置電流電路包括PMOS晶體管，其具有被連接到運算放大器的輸出的柵極，并且被串聯地連接到被接地的NMOS晶體管。

20.權利要求18的電壓生成電路，還包括連接到運算放大器的初始偏置電流電路，以便隨著運算放大器偏置電流電路向運算放大器提供操作偏置電流而減小到運算放大器的偏置電流。

21.權利要求1的電壓生成電路，其中，所述運算放大器是兩級運算放大器。

22.權利要求21的電壓生成電路，其中，所述運算放大器的兩級中的一個包括原生MOS晶體管。

23.權利要求22的電壓生成電路，其中，所述原生MOS晶體管在到運算放大器的輸入中。

24.權利要求22的電壓生成電路，其中，所述原生MOS晶體管在運算放大器的輸出中。