[發明專利]雙模式功率放大器控制接口

有效

• 申請號: 201280063914.1
• 申請日: 2012-10-23
• 公開（公告）號: CN104012000A
• 公開（公告）日: 2014-08-27
• 發明（設計）人: D.S.里普利
• 申請（專利權）人: 天工方案公司
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03F1/30
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 郭定輝

1.一種數字控制接口，包括：

電壓輸入/輸出(VIO)引腳，被配置為接收VIO信號；

前端核心，被配置為提供串行接口，在VIO信號滿足第一邏輯電平時該前端核心處于活動狀態，而在VIO信號滿足第二邏輯電平時處于非活動狀態，所述數字控制接口被配置為在前端核心被設置為非活動狀態時提供通用目的輸入/輸出(GPIO)接口；

組合邏輯塊，被配置為向使能電平移位器提供使能信號并向模式電平移位器提供模式信號；

時鐘/模式引腳，被配置為在前端核心被設置為活動狀態時向該前端核心提供時鐘信號并在前端核心被設置為非活動狀態時向組合邏輯塊提供模式信號；

數據/使能引腳，被配置為在前端核心被設置為活動狀態時向該前端核心提供數據信號并在前端核心被配置為非活動狀態時向組合邏輯塊提供使能信號；

上電重置塊，被配置為基于VIO信號來選擇分別向使能電平移位器和模式電平移位器提供的使能信號和模式信號的源。

2.如權利要求1所述的數字控制接口，其中，所述數據/使能引腳還被配置為在前端核心被設置為活動狀態時向前端核心提供地址信號，該地址信號與前端核心的寄存器關聯。

3.如權利要求1所述的數字控制接口，還包括多個寄存器電平移位器，該多個寄存器電平移位器中的每個寄存器電平移位器被配置為從前端核心接收寄存器信號并輸出寄存器信號，由此使得功率放大器能夠基于該寄存器信號來配置，該寄存器信號與和前端核心關聯的多個寄存器的一個中所存儲的值關聯。

4.如權利要求3所述的數字控制接口，其中，所述至少一個寄存器電平移位器還被配置為在重置狀態下接收默認信號。

5.如權利要求4所述的數字控制接口，其中，所述上電重置塊還被配置為將至少一個寄存器電平移位器置于重置狀態。

6.如權利要求1所述的數字控制接口，其中，所述前端核心包括射頻前端(RFFE)核心。

7.如權利要求1所述的數字控制接口，還包括：

在數據/使能引腳和前端核心的輸出端口之間連接的第一緩沖器，該第一緩沖器被配置為能從前端核心讀取數據；以及

在數據/使能引腳和前端核心的輸入端口之間連接的第二緩沖器，該第二緩沖器被配置為能向前端核心提供數據。

8.如權利要求7所述的數字控制接口，其中，所述第一緩沖器和第二緩沖器是三態緩沖器。

9.如權利要求7所述的數字控制接口，其中，在第一緩沖器和數據/使能引腳之間的連接以及第二緩沖器和數據/使能引腳之間的連接是共享的路徑，并且該第一緩沖器和第二緩沖器還被配置為阻止數據流同時經過第一緩沖器和第二緩沖器。

10.如權利要求1所述的數字控制接口，其中，所述上電重置塊還被配置為向前端核心提供延遲的重置信號。

11.一種在包括前端核心和組合邏輯塊的數字控制接口中提供多種控制接口的方法，該方法包括：

在數字控制接口的VIO輸入接收VIO信號；

確定該VIO信號是否是邏輯高；

響應于確定VIO信號是邏輯高，通過從時鐘輸入到前端核心提供時鐘信號、從數據輸入到前端核心提供數據信號、并在組合邏輯塊處選擇分別輸出到使能電平移位器和模式電平移位器的第一使能信號和第一模式信號，而將數字控制接口配置作為串行接口，該第一使能信號和第一模式信號由前端核心提供；以及

響應于確定VIO信號是邏輯低，通過從使能輸入到組合邏輯塊提供第二使能信號、從模式輸入到組合邏輯塊提供第二模式信號、并在組合邏輯塊處選擇輸出到使能電平移位器和模式電平移位器的第二使能信號和第二模式信號，而將數字控制接口配置作為通用目的輸入/輸出(GPIO)接口。

12.如權利要求11所述的方法，還包括響應于確定VIO信號是邏輯高而將前端核心從重置狀態重新配置為活動狀態。

13.如權利要求12所述的方法，其中，將前端核心從重置狀態重新配置為活動狀態包括將前端核心的一組內部寄存器設置為默認值。

14.如權利要求13所述的方法，其中，來自該組內部寄存器中的至少一個寄存器被配置為與來自該組內部寄存器的至少另一寄存器不同的默認值。