[發明專利]3D非易失性存儲器的擦除禁止

有效

• 申請號: 201280063510.2
• 申請日: 2012-11-19
• 公開（公告）號: CN104025197B
• 公開（公告）日: 2017-07-28
• 發明（設計）人: H.李;X.科斯塔
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: G11C16/16
• 分類號: G11C16/16;G11C16/04;G11C16/34
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 萬里晴

技術領域

本發明涉及用于擦除3D非易失性存儲器設備中的存儲器單元的技術。

背景技術

近來，已經提出了使用有時稱為位成本可擴展(Bit Cost Scalable)(BiCS)架構的3D堆疊的存儲器結構的極高密度存儲設備。例如，3D NAND堆疊的存儲器設備可以由交替的導電層和介電層的陣列形成。在這些層中鉆出存儲器孔以同時定義許多存儲器層。然后通過用適當的材料填充存儲器孔來形成NAND串。直的NAND串在一個存儲器孔中延伸，而管形或U形NAND串(P-BiCS)包括一對垂直列的存儲器單元，該對垂直列的存儲器單元在兩個存儲器孔中延伸并且通過底部背柵極(back gate)而接合。存儲器單元的控制柵極由導電層提供。

附圖說明

在不同的圖中，類似標號的元素指代共同的組件。

圖1A是3D堆疊的非易失性存儲器設備的透視圖。

圖1B是圖1A的3D堆疊的非易失性存儲器設備100的功能框圖。

圖1C繪出包括U形NAND串的圖1A的塊BLK0的實施例。

圖1D繪出包括直的NAND串的圖1A的塊BLK0的實施例。

圖2A繪出具有與圖1C一致的U形NAND串的3D非易失性存儲器設備的字線層的頂視圖，示出了字線層部分和相關聯的驅動器。

圖2B繪出圖2A的3D非易失性存儲器設備的選擇柵極層的頂視圖，示出了漏極側選擇柵極線、源極側選擇柵極線和相關聯的驅動器。

圖2C繪出圖2A的3D非易失性存儲器設備的源極線層的頂視圖，示出源極線和相關聯的驅動器。

圖2D繪出圖2A的3D非易失性存儲器設備的位線層的頂視圖，示出了位線和相關聯的驅動器。

圖2E繪出圖2A的3D非易失性存儲器設備的塊的沿著圖2A的NAND串的集合A0的線200的截面圖。

圖2F繪出圖2E的列C0的區域269的近距離視圖，示出了漏極側選擇柵極SGD0和存儲器單元Mc6,0。

圖2G繪出圖2F的列C0的截面圖。

圖3繪出圖2E中的諸如集合A0的NAND串的示例集合中的存儲器單元的布置。

圖4A繪出擦除的狀態和較高的數據狀態的閾值電壓分布。

圖4B繪出擦除操作中的一系列擦除脈沖和驗證脈沖。

圖5A繪出對于存儲器單元的塊的擦除操作的一個實施例。

圖5B繪出圖5A的步驟510(兩側擦除)的細節。

圖5C繪出圖5A的步驟526(一側擦除)的細節。

圖6A-6E繪出擦除操作的擦除驗證迭代(iteration)的擦除部分中的電壓。

圖7A-7C繪出擦除操作的擦除驗證迭代的驗證部分中的電壓。

圖8A繪出具有與圖1D一致的直的NAND串的3D非易失性存儲器設備的字線層的頂視圖，示出相關聯的驅動器。

圖8B繪出圖8A的3D非易失性存儲器設備的選擇柵極層的頂視圖，示出漏極側選擇柵極線和相關聯的驅動器。

圖8C繪出圖8A的3D非易失性存儲器設備的選擇柵極層的頂視圖，示出源極側選擇柵極線和相關聯的驅動器。

圖8D繪出圖8A的3D非易失性存儲器設備的源極線層的頂視圖，示出源極線和相關聯的驅動器。

圖8E繪出圖8A的3D非易失性存儲器的位線層的頂視圖，示出位線和相關聯的驅動器。

圖8F繪出圖8A的3D非易失性存儲器設備的塊的沿著圖8A的NAND串的集合B0的線800的截面圖。

圖9繪出圖8F中的諸如集合B0的NAND串的示例集合中的存儲器單元的布置。

具體實施方式

3D堆疊的非易失性存儲器設備可以按多個塊布置，其中通常每次一個塊地進行擦除操作。擦除操作可以包括多個擦除-驗證重復，進行這些擦除-驗證重復直到滿足該塊的擦除-驗證條件，此時擦除操作結束。一種方法是擦除-驗證條件允許預定數量的失敗位。也就是說，即使小數量的存儲器單元還沒有達到擦除狀態，也可以聲稱擦除操作成功。但是，此方法不禁止過度擦除快速擦除的存儲器單元。因此，可能發生某些存儲器單元的過度擦除，導致隨著在隧穿路徑中累積過多的孔，存儲器單元嚴重降級。