[發明專利]數字信號處理器及尋址數字信號處理器中的存儲器的方法

有效

• 申請號: 201280063320.0
• 申請日: 2012-11-28
• 公開（公告）號: CN103999074A
• 公開（公告）日: 2014-08-20
• 發明（設計）人: 安德斯·尼爾森;埃里克·特爾;埃里克·艾爾弗森
• 申請（專利權）人: 聯發科技瑞典有限公司
• 主分類號: G06F15/80
• 分類號: G06F15/80;G06F9/35;G06F13/16;G06F12/06
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建;劉華聯

1.一種數字信號處理器(200)，包括：至少一個功能單元、至少第一存儲器單元(230,231)、第三單元(250)和片上網絡(244)，其中，所述功能單元是向量執行單元(203,205)、標量執行單元或加速器，所述第一存儲器單元用于提供待由所述功能單元操作的數據，并且所述片上網絡連接所述功能單元、所述第一存儲器單元和所述第三單元，所述數字信號處理器的特征在于，

所述第三單元(250)設置為提供用于對所述第一存儲器單元進行尋址的向量形式的尋址數據，其中所述第三單元通過如下方式與所述第一存儲器單元(230,231)連接：從所述第三單元(250)提供的數據可用于控制對所述第一存儲器單元(230,231)的讀取和/或寫入并且所述處理器還包括設置成用以通過充當從所述第三單元中獲取的地址項的中間存儲器來補償所述第一與第三單元之間的延時的存儲器地址接口單元(256)。

2.根據權利要求1所述的處理器，其中，所述第三單元是保存用于尋址所述第一存儲器單元的地址數據的地址存儲器單元，其優選為整數存儲器單元。

3.根據權利要求1所述的處理器，其中，所述第三單元是第二功能單元。

4.根據權利要求1或2所述的處理器，其中，所述第一存儲器單元(230,231)是復數存儲器。

5.根據權利要求2或引用權利要求2時的權利要求4所述的處理器，其中，所述第二存儲器單元包括設置成用以根據預定義模式來控制從所述第二存儲器單元讀取地址數據的地址生成單元。

6.根據上述權利要求中任一項所述的處理器，還包括地址交叉器(270)，所述交叉器將至少一個存儲器地址接口單元(256)與至少第一及第二存儲器單元(230,231)互連，從而能夠通過所述存儲器地址接口單元(256)將地址數據提供給所述第一和第二存儲器單元中所選定的一個存儲器單元。

7.根據上述權利要求中任一項所述的處理器，其適用于例如根據LTE和/或LTE高級標準的電信應用。

8.根據權利要求1-7中任一項所述的處理器，其適用于數字電視信號。

9.一種對數字信號處理器(200)中的存儲器進行尋址的方法，所述數字信號處理器包括：至少一個功能單元、至少第一存儲器單元(230,231)、片上網絡(244)和第三單元(250)，其中，所述功能單元是向量執行單元(203,205)、標量執行單元或加速器，所述第一存儲器單元提供待由向量執行單元進行操作的數據，并且所述片上網絡連接所述向量執行單元和所述第一存儲器單元，而第三單元設置為向所述第一存儲器單元提供地址向量形式的尋址數據，所述方法包括以下步驟：

·設置所述第一存儲器單元以從所述第三單元接收尋址數據，

·向所述第一存儲器單元提供來自所述第三單元的尋址數據，

·根據所述尋址數據從所述第一存儲器單元讀取或者寫入數據，

·通過設置成用作第一和第三單元之間針對從所述第三單元中獲取的地址項的中間存儲器的存儲器地址接口單元(256)來補償所述第一與第三單元之間的延時。

10.根據權利要求9所述的方法，其中，所述第三單元是保存用于尋址所述第一存儲器單元的地址數據的地址存儲器單元，優選為整數存儲器單元。

11.根據權利要求9所述的方法，其中，所述第三單元是功能單元。

12.根據權利要求9-11中任一項所述的方法，其中，所述第一存儲器單元(230,231)是復數存儲器。

13.根據權利要求10或引用權利要求10時的權利要求12所述的方法，其中，所述方法包括通過地址生成單元來控制從所述存儲器單元讀取地址的步驟，所述地址生成單元設置成根據預定模式來控制從第二存儲器單元讀取地址數據。

14.根據權利要求9-13中任一項所述的方法，其中，所述方法包括以如下方式為地址信息進行定時的步驟：要讀出或寫入的下一地址在其實際應被讀出或寫入之前的一個時鐘周期就已到達第二存儲體中。

15.根據權利要求14所述的方法，其中，預先讀取的數據的量通過地址源在網絡上推送預定量的地址數據來控制，其中流水階段的數目編碼在硬件中。